今日: 1|主题: 14200|帖子: 104294 收藏 (179)
请教一下BPI FLASH配置的问题。
2012-2-3 18:11 12 5244
还在悲催上班的举个手吧  ...2
2012-2-3 17:32 21 3301
openRISC1200感兴趣的有木有,报名了,  ...2
2012-2-3 17:05 25 3962
v5的功耗问题
2012-2-3 13:35 2 2077
X家S6 输出时钟需要走全局时钟管脚吗?
2012-2-3 12:51 4 1850
求virtex-4 系列下的XC4VFX60FF1152的IBIS仿真模型。求助! attachment
2012-2-3 12:48 8 1678
求virtex-4 系列下的XC4VFX60FF1152的IBIS仿真模型。求助!
2012-2-2 22:05 11 2092
[modelsim] FWFT相比FIFO有什么优势吗  ...2
2012-2-2 22:01 20 6011
[matlab] 赛灵思发布 ISE 13.4 设计套件
2012-2-2 16:58 7 1657
基于FPGA的QPSK信号源的设计与实现
2012-2-2 16:49 2 1665
多频连续波雷达数据实时压缩算法设计
2012-2-2 16:42 3 1834
采用FPGA实现视频应用中的OSD设计
2012-2-1 20:43 0 1391
Zynq-7000 可扩展式处理平台现已供货 attach_img  ...23
2012-2-1 15:59 50 4464
有谁知道DXP Altinm里面有一些关于FPGA的那些功能怎么用?
2012-2-1 15:57 7 1678
中文资料:用 SPI Flash 存储器配置 Spartan-3E FPGA attach_img  ...2
2012-2-1 15:55 37 4789
[verilog] 热烈庆祝赛灵思发布世界最大FPGA attachment  ...2
2012-2-1 15:24 21 4988
状态机异常
2012-2-1 14:50 7 2241
[Quartus] DDR controller
2012-2-1 11:54 7 2571
需要Uart的IP核,求帮助 attachment
2012-2-1 11:51 8 1940
EPCS选型时,EP4SGX530 = 189,000,000 bits这个数据是哪来的? attach_img
2012-2-1 09:35 4 4178
active在VHDL中是关键字吗?
2012-1-31 22:06 0 1606
怎么产生coe文件.
2012-1-31 16:50 14 13590
请教:Xst:2591 这样的警告要紧吗?
2012-1-30 14:07 4 1801
请教:怎么对输出时钟进行约束?
2012-1-28 10:24 7 2743
[Quartus] 加入chipscope 后map 报错,请兄弟们帮看看
2012-1-27 10:26 3 9492
又遇到一个问题: ERROR:Place 1012
2012-1-27 10:12 9 3903
头大的SCH!
2012-1-26 18:01 2 2330
猴哥这个讲座卖羊头卖狗肉
2012-1-26 11:53 6 2077
altera可不可以动态配置io口?
2012-1-22 09:40 3 2380
ISE V13中,怎么防止约束串扰?
2012-1-21 16:54 7 3020
采用FPGA实现视频应用中的OSD设计  ...2
2012-1-19 07:07 24 3251
[CPLD] 实际功耗大于datasheet上标注值
2012-1-18 23:54 5 2301
USB接口的使用
2012-1-18 23:06 9 1604
基于Virtex5的Gbps无线通信基站设计 agree
2012-1-18 21:23 16 2266
Xilinx 7Series FPGAS attach_img
2012-1-18 15:46 1 2026
EDK中UCF
2012-1-18 12:42 9 1816
求一块Altera DE0,有的跟帖留言
2012-1-18 01:14 1 1559
热烈欢迎“ddllxxrr”加入X-man勋章预备队
2012-1-17 20:39 11 1908
请教一段小代码,困扰了很久 attach_img
2012-1-17 16:49 3 1561
【休假通知】从明天起,我将休假。祝大家新春快乐。
2012-1-16 19:12 9 2038
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则