今日: 0|主题: 14234|帖子: 104443 收藏 (180)
Cray-1 随 FPGA“复兴”
2012-2-10 20:57 2 2308
FPGA新手求助
2012-2-10 18:47 9 1697
jtag usb cable无法驱动
2012-2-10 16:57 4 4779
quartus中permanently enabled警告如何处理?
2012-2-10 12:57 3 5768
FPGA/CPLD数字电路设计经验分享 attachment
2012-2-10 10:05 8 1792
GSM和您说说Cadence 原理图转PCB的流程 attach_img agree  ...23
2012-2-9 23:01 47 7141
呃 又有研讨会了 为啥不在上海
2012-2-9 20:57 14 2372
DDC 2011 Munich总决赛观感 转帖
2012-2-9 18:06 9 1820
[Quartus] 【求助】JTAG链路出了问题,应该怎么排查? attach_img
2012-2-9 16:14 14 2855
Linux操作系统跑Xilinx工具用什么配置的电脑好
2012-2-9 14:11 11 3109
新书预告:基于AXI4的可编程SOC系统设计
2012-2-9 12:47 18 5102
刚开始学FPGA,不知如何入手
2012-2-8 22:46 0 1581
“一站式”集成方案为中国“智造”提速
2012-2-8 20:46 13 1725
Digilent电子设计大赛将与FPGA World Conference同期举行
2012-2-8 17:23 9 2456
使用友晶科技DE2-115母板和DVI子板有感,买后感觉上当受骗 attach_img  ...2
2012-2-8 14:00 20 9270
QUARTUS 封装模块调用问题--求助
2012-2-8 13:16 1 5299
多重创新技术引领28nm潮流
2012-2-7 21:50 6 2048
Xilinx FPGA的监控设备补充器件指南
2012-2-7 21:48 7 1865
[CPLD] lvds时钟输出的问题!!! attachment  ...2
2012-2-7 17:27 32 11023
热烈庆祝赛灵思公司成立28周年! attach_img
2012-2-7 17:12 8 2419
FPGA相关 FPGA的分类
2012-2-7 17:06 0 1774
新手急求!!!!关于ep1cq240c8 attach_img
2012-2-7 14:51 2 2405
chipscope中端口的输入信号
2012-2-6 21:08 6 3516
晶体管技术方案面临瓶颈
2012-2-6 20:23 2 1910
面向动态应用的灵活操作系统
2012-2-6 19:50 0 1629
堆叠与载入:Xilinx SSI、 28Gbps I/O 打造令人惊叹的FPGA  ...2
2012-2-5 23:36 32 4768
最热的电子技术精品,网上卖疯了 attachment
2012-2-5 22:34 16 2909
请教GSM,DCM2中的复位信号怎么接?
2012-2-5 22:23 6 2302
赛灵思28nm“独家秘籍”产品开疆辟土定义设计新时代
2012-2-5 22:22 6 1938
[verilog] 赛灵思 ISE 13.2 设计套件
2012-2-5 12:45 0 1713
堆叠与载入:Xilinx SSI、 28Gbps I/O 打造令人惊叹的FPGA
2012-2-5 12:40 0 1897
[verilog] 赛灵思 7 系列 FPGA 强大系统集成能力
2012-2-4 22:35 6 2007
Xst:2211警告是什么含义?要紧吗?
2012-2-4 21:14 8 5259
【Xilinx 北京招聘】 Sr IO Specialist FAE
2012-2-3 21:57 18 3617
请教:DCM2中RST信号怎么接?
2012-2-3 21:42 4 1994
请教一下BPI FLASH配置的问题。
2012-2-3 18:11 12 5576
还在悲催上班的举个手吧  ...2
2012-2-3 17:32 21 3728
openRISC1200感兴趣的有木有,报名了,  ...2
2012-2-3 17:05 25 4423
v5的功耗问题
2012-2-3 13:35 2 2351
X家S6 输出时钟需要走全局时钟管脚吗?
2012-2-3 12:51 4 2108
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则