收藏本版 |订阅

今日: 0|主题: 14387|帖子: 104919

Xilinx 配置专题之--svf attachment
2013-1-5 07:55 13 4393
[Quartus] FPGA与DSP信号处理系统的散热设计
2013-1-5 07:52 3 2060
为什么FPGA I/O被拉低
2013-1-4 23:47 13 2142
“工欲善其事,必先利其器”--全面认识MicroBlaze开发套件
2013-1-4 22:51 5 1807
如何利用赛灵思工具和技术优化FPGA功耗 attachment
2013-1-4 22:42 0 1563
vivado不支持同步复位的综合了
2013-1-4 11:15 5 2178
VHDL学习理解
2013-1-4 06:42 7 2493
AFS600
2013-1-3 22:58 2 1646
如何选择合适的FPGA千兆位收发器?
2013-1-3 22:52 4 2018
用FPGA平台实现工业电机最大效率
2013-1-3 22:52 5 1758
基于FPGA的步进电机控制器设计
2013-1-3 22:52 3 2253
基于FPGA雷达成像方位脉冲压缩系统的设计
2013-1-3 22:52 5 2114
FAE讲堂之插值查找表:实现DSP 功能的简便方法
2013-1-3 22:51 1 1446
我与赛灵思的2012+我和VIVADO的亲密接触 attach_img agree  ...234
2013-1-3 22:48 76 8638
我与赛灵思的2012--伴我一起成长 attach_img agree  ...23456
2013-1-3 22:48 106 10564
[CPLD] Spartan-3E Starter Kit新手快速入门DSP实验 attachment agree  ...2
2013-1-3 20:43 29 6542
[verilog] SERDES運用有問題
2013-1-3 12:00 6 2952
阻塞赋值和非阻塞赋值,综合出来硬件上的区别??
2013-1-3 11:56 5 2185
有没有人了解OPENCL与FPGA?
2013-1-2 19:15 3 1908
FPGA加速无线通信系统软基站的实现 (1)
2013-1-2 18:59 4 1831
利用Virtex-5 FPGA实现更高的性能
2013-1-2 18:59 8 2341
非三态总线是什么意思?
2013-1-2 18:47 3 2963
关于Xilinx FPGA的bitstream 内部数值的意义? attachment
2013-1-2 18:45 5 3301
xilinx加载后如何复位?
2013-1-2 18:37 4 1883
求SDK中用xilinx system C编写的AD0809程序 attachment
2013-1-2 18:36 6 2138
视频:如何在设计中插入调试内核
2013-1-2 18:22 17 2356
关于cpld的倍频问题
2013-1-2 18:21 4 2820
遇到了一个奇怪的问题,请高手们指教
2013-1-2 18:19 6 2146
给程序挑错
2013-1-2 18:18 4 1414
这是什么情况?怎么结贴给分啊? attach_img
2013-1-2 18:17 3 1223
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部