FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 2|主题: 14265|帖子: 104562 收藏 (180)

1 ... 269 270 271 272273274 275 276 ... 357 / 357 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


Xilinx ISE软件当中的工程当中的automatic include include XILINX ise软件 brace1108 2012-3-27 23:25 1 5045
C++ 播放器设计 C++ liuxupu 2012-3-26 23:10 6 2602
ISE综合属性问题 se RS Chip gongjian32 2012-3-26 23:09 12 4233
[VHDL] 使用PLL的约束问题 PLL 时钟电路 shallsure 2012-3-26 23:09 5 3120
咨询个VHDL CASE语句公共分支的问题 VHDL se state xdwumin 2012-3-26 22:48 11 3214
自己摸索FPGA——ISE使用modelsim仿真的问题 FPGA modelsim 仿真 alecsoo 2012-3-26 22:47 6 2250
microblaze 差分clk Micro MICROBLAZE ic why2009a 2012-3-26 22:46 7 2540
基于FPGA平台的工业电机最大效率实现 FPGA 电机控制 anqier1 2012-3-26 22:23 2 2044
Xilinx VirtexTM-5 系列PCB设计实例 virtex XILINX pcb设计 litgb 2012-3-26 22:11 1 1801
一个verilog的问题：用户自定义原语(UDP)是不是无法综合？ udp verilog verilo lonelyking1716 2012-3-26 21:02 1 2682
请教个verilog问题.想不明白 verilog module FOR zjsyjbb 2012-3-26 20:52 8 2202
[verilog] 7系列的封装兼容性呢？ XILINX 星星之火红 2012-3-26 20:51 10 4764
如何理解一个软件工程师应该具备的技能工程师软件软件工程师 coco11 2012-3-26 15:52 1 1791
[FPGA] 想做块FPGA开发板 ...2 FPGA PGA 开发板 why198729 2012-3-26 15:40 30 6616
新手的Altera的PLL及工程问题 altera PLL hd z_zt 2012-3-26 13:54 2 3565
Verilog小数定标问题 verilog verilo 代码 aikimi7 2012-3-26 10:10 0 1574
基于FPGA软核的高速数据采集系统设计 FPGA 系统设计软核 hihu 2012-3-25 17:47 1 2132
求助Mibrolaze无法调试的问题调试 AC BUG y595906642 2012-3-25 17:46 1 1691
DSP的电磁兼容性问题探讨 DSP 电磁兼容性布线奔腾2.0 2012-3-25 17:46 1 1982
iobuf是什么东东？看看我的编译结果~ microblaze 求助~ 编译 IO MICROBLAZE sunmax 2012-3-25 17:45 15 8292
猴哥有没有开源的项目让兄弟们学习一下！开源开发板 jlgcumt 2012-3-25 13:10 7 1705
可编程逻辑器件基础知识基础知识可编程逻辑器件 PLD anqier1 2012-3-25 11:54 17 2949
急，Cyclone2中的PLL的使用问题 PLL cyclone2 TI rainsyeah 2012-3-25 10:47 3 2989
FPGA牛人的经验分享（转） FPGA ic 信号 xlhtracy 2012-3-24 09:53 6 2059
Lattice哪家代理商可提供为客户CPLD开发服务？ lattice Eric 2012-3-23 15:48 5 3053
请教一下做FPGA用什么工具流程？ FPGA ASIC hawk_eagle 2012-3-23 13:51 5 2816
哪位朋友有在广电监控产品应用？ FPGA PGA jameswangchip 2012-3-23 12:21 0 1168
请大家帮忙看看这些错误是咋回事 ce AC CAN pbwy123123 2012-3-23 11:42 1 3558
运行频率和时钟频率的区别时钟频率 verilog 仿真 aikimi7 2012-3-23 10:02 6 2570
重赏求助：能熟练应用verilog的高手进来看一下 verilog ST TE sunt8707 2012-3-22 23:51 8 2885
比较器两个输入先后的问题比较器仿真 aikimi7 2012-3-22 23:16 6 1877
急急急！！FPGA管脚锁定问题。。。 FPGA 管脚 YJH眼睛 2012-3-22 23:11 7 4003
quartus 2 11.0安装完后出现这样的问题！ UART 消失在冬季 2012-3-22 22:59 9 3281
较全的FPGA学习资料(zz) FPGA FPGA实现控制器 AutoESL 2012-3-22 21:37 19 4476
2012CCBN展会看到XILINX 展台了！ XILINX AC jameswangchip 2012-3-22 21:00 2 1404
基于FPGA多通道同步数据采集系统设计 FPGA 系统设计同步数据采集 liwsx 2012-3-22 20:52 3 2345
[matlab] chipscope configure失败 ChipScope CONFIG BLE 天晓得 2012-3-22 13:52 8 7558
请教应该怎样加约束? ...2 3 时钟 DAC AC nongfuxu 2012-3-22 13:31 41 5807
推动FPGA技术进步 FPGA技术 MOS XILINX lirfv 2012-3-22 13:13 7 2008
关于如何更好学习FPGA静态时序约束 FPGA 时序 NIOS tom_2_2 2012-3-22 13:10 10 3389