今日: 2|主题: 14265|帖子: 104562 收藏 (180)
星载FPGA内时序电路设计与时钟控制技分析.pdf attachment
2012-4-24 11:00 9 2719
SFP与FPGA的连接问题
2012-4-24 10:34 17 5879
FPGA与CMOS摄像头相连的电路设计 attachment  ...23
2012-4-24 10:23 41 8796
Verilog中参数型常量问题
2012-4-24 10:22 7 3655
嵌入式工程师要用FPGA,究其原因
2012-4-24 10:20 1 1568
FPGA设计的验证技术及其应用原则 attachment
2012-4-24 10:08 17 2636
FPGA架构的功耗 attachment
2012-4-24 10:07 12 2400
风河为赛灵思Zynq-7000可扩展处理平台提供软件支持
2012-4-24 10:00 3 2342
[CPLD] 板子跑完48小时高低温后,发现FPGA不工作了,求指点
2012-4-24 09:43 15 7122
赛灵思28nm FPGA专题有奖调查  ...2
2012-4-24 09:22 29 4028
Xilinx解读FPGA基础知识
2012-4-24 09:21 4 2368
数字信号调制解调 attachment
2012-4-23 21:31 12 2366
关于FPGA实现串口通信 attach_img
2012-4-23 19:57 10 2686
十分钟学会Xilinx_FPGA_应用 attachment  ...2
2012-4-23 15:43 24 4194
嵌入式系统中网络传输
2012-4-23 15:24 0 1651
求mentor的Uart
2012-4-23 15:11 1 1330
6个与未来通信的疯狂计划
2012-4-23 12:30 5 2488
[FPGA] 收spartan-6 microboard lx9开发板一块
2012-4-23 11:45 3 2130
ARM公开64位架构的技术细节
2012-4-23 11:32 8 2769
问一个关于维特比译码器的问题,急!!!
2012-4-23 10:28 6 2652
有偿求助 高速采样率 方案
2012-4-22 22:20 12 2951
求教关于MPMC的几个问题
2012-4-22 18:17 1 1981
工作第一个项目,求高人解答串口问题,急 attachment
2012-4-22 17:35 5 2707
CycloneIII与CycloneII的区别
2012-4-21 23:19 4 3245
FPGA V5 DDR2控制器问题
2012-4-21 23:18 4 4075
MCU如何通过CPLD读写SRAM ?
2012-4-21 23:17 6 4628
CCD+ADC+FPGA+7'TFT模块
2012-4-21 23:15 3 2788
紧急请教CPLD导致脉冲误触发问题 attach_img
2012-4-21 23:13 4 2550
CONV_INTEGER的转换结果有正负吗
2012-4-21 23:07 3 2886
国产FPGA也给力 attachment
2012-4-21 23:01 10 3632
FPGA+DDR2布线请教
2012-4-21 22:57 3 3303
CPLD和FPGA 是不是很难被**?  ...2
2012-4-21 22:52 23 9564
时钟抖动jitter attach_img
2012-4-21 22:50 5 4354
新手,写的timescale程序,时序仿真不是理想图,求解惑 attach_img
2012-4-21 11:58 5 2677
GSM和大家一起学习Verilog HDL agree  ...2
2012-4-20 17:04 38 5211
FPGA攻城掠地 驾驶辅助和倒车雷达展实力
2012-4-20 14:37 5 2673
在FPGA内手动做Delay
2012-4-20 14:37 6 2688
EDK MPMC接口注意事项
2012-4-20 13:43 4 2874
时序约束区域约束的资料 attachment
2012-4-20 13:37 9 1821
Intel联合Xilinx投资EDA初创公司Oasys
2012-4-20 13:33 4 2050
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则