收藏本版 |订阅

今日: 0|主题: 14375|帖子: 104888

[CPLD] 板子跑完48小时高低温后,发现FPGA不工作了,求指点
2012-4-24 09:43 15 7509
赛灵思28nm FPGA专题有奖调查  ...2
2012-4-24 09:22 29 4384
Xilinx解读FPGA基础知识
2012-4-24 09:21 4 2526
数字信号调制解调 attachment
2012-4-23 21:31 12 2627
关于FPGA实现串口通信 attach_img
2012-4-23 19:57 10 2913
十分钟学会Xilinx_FPGA_应用 attachment  ...2
2012-4-23 15:43 24 4423
嵌入式系统中网络传输
2012-4-23 15:24 0 1775
求mentor的Uart
2012-4-23 15:11 1 1496
6个与未来通信的疯狂计划
2012-4-23 12:30 5 2675
[FPGA] 收spartan-6 microboard lx9开发板一块
2012-4-23 11:45 3 2233
ARM公开64位架构的技术细节
2012-4-23 11:32 8 3006
问一个关于维特比译码器的问题,急!!!
2012-4-23 10:28 6 2907
有偿求助 高速采样率 方案
2012-4-22 22:20 12 3160
求教关于MPMC的几个问题
2012-4-22 18:17 1 2197
工作第一个项目,求高人解答串口问题,急 attachment
2012-4-22 17:35 5 2848
CycloneIII与CycloneII的区别
2012-4-21 23:19 4 3350
FPGA V5 DDR2控制器问题
2012-4-21 23:18 4 4268
MCU如何通过CPLD读写SRAM ?
2012-4-21 23:17 6 4757
CCD+ADC+FPGA+7'TFT模块
2012-4-21 23:15 3 2934
紧急请教CPLD导致脉冲误触发问题 attach_img
2012-4-21 23:13 4 2661
CONV_INTEGER的转换结果有正负吗
2012-4-21 23:07 3 3031
国产FPGA也给力 attachment
2012-4-21 23:01 10 3829
FPGA+DDR2布线请教
2012-4-21 22:57 3 3402
CPLD和FPGA 是不是很难被**?  ...2
2012-4-21 22:52 23 9899
时钟抖动jitter attach_img
2012-4-21 22:50 5 4561
新手,写的timescale程序,时序仿真不是理想图,求解惑 attach_img
2012-4-21 11:58 5 2870
GSM和大家一起学习Verilog HDL agree  ...2
2012-4-20 17:04 38 5638
FPGA攻城掠地 驾驶辅助和倒车雷达展实力
2012-4-20 14:37 5 2893
在FPGA内手动做Delay
2012-4-20 14:37 6 2868
EDK MPMC接口注意事项
2012-4-20 13:43 4 2965
时序约束区域约束的资料 attachment
2012-4-20 13:37 9 1970
Intel联合Xilinx投资EDA初创公司Oasys
2012-4-20 13:33 4 2165
FPGA的“可编程”使你迷惑吗?
2012-4-20 13:24 4 2140
SPARTAN-6 LX45T 用EDK13.1调用MPMC的问题 attach_img
2012-4-20 11:47 4 3615
GSM和您讨论MicroBlaze那些事 attach_img agree  ...2345
2012-4-19 18:11 82 15193
[VHDL] PCIe仿真问题
2012-4-19 17:12 3 2846
基于FPGA的CompactPCI Express通信接口模块设计研究与实现 attachment
2012-4-19 17:11 2 2423
程序分析 1
2012-4-19 16:00 1 2140
基于FPGA的多DSP红外实时图像处理系统
2012-4-19 15:08 5 2530
FPGA调试中奇怪的问题请教……
2012-4-19 14:52 11 3403
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部