FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 2|主题: 14265|帖子: 104562 收藏 (180)

1 ... 268 269 270 271272273 274 275 ... 357 / 357 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


EDK中IP核的读写问题 ip核读写 FOR zhongxueyan 2012-4-2 10:34 4 1975
基于FPGA的电阻抗成像系统激励信号源 FPGA 电阻抗成像系统信号源 liwsx 2012-4-1 18:32 9 2535
已经定义了integer类型0到9 为什么仿真结果还有10 ，12,13？仿真 TE integer 海川先生 2012-4-1 16:11 2 1680
GoldSunMonkey版主，EDACN的博客还能救得回吗 DAC EDA monkey forrest11 2012-4-1 11:32 8 3161
[matlab] dual-port ram代码问题代码 se izefei 2012-4-1 11:27 14 10002
modelsim中如何将所有控制台信息都保存下来 modelsim 控制仿真 edacsoft 2012-4-1 11:25 5 2431
quartusII 10.1 license license AN zxw19880711 2012-3-31 17:00 0 2252
VGA显示ROM地址问题 ROM vga显示 ADDR 517650971 2012-3-31 16:27 1 2097
双端口仿真仿真端口双端口 hjjnet 2012-3-31 13:59 5 2179
Xilinx FPGA开发环境的配置 FPGA开发 XILINX model yeueodt 2012-3-31 09:09 5 2018
[Quartus] 如何测量Spartan-6的结温？ spartan Spartan-6 AN sleepybear 2012-3-31 08:54 14 3428
IP生成后工程中找不到 ...2 ip symbol mb sunmax 2012-3-31 08:52 30 4083
148.5M分频得到3.072M请问怎么分 ...2 spartan spartan3 AN zhulin 2012-3-31 08:51 23 3779
帮我看看哪儿出现问题了 SIGNAL ic wzm123456 2012-3-30 19:19 5 1945
能不能发个Synplify.Premier9.6.2 EMI Premier Synplify why2009a 2012-3-30 15:05 11 2795
microblaze 只能生成差分clk输入? Micro MICROBLAZE ic why2009a 2012-3-30 15:02 7 2315
赛灵思28纳米产品创纪录出货速度成就行业里程碑赛灵思器件 TE disini 2012-3-29 20:42 6 1874
这样的时序报告合格吗时序 hz aikimi7 2012-3-29 20:37 11 2133
[matlab] ise10.1调用edk10.1问题 se TE syste Luck_long 2012-3-29 20:27 2 2536
请教各位Picoblaze问题 PICOBLAZE 拨码开关软核 memory130 2012-3-29 19:44 3 2375
ISE开发环境使用指南 se AC 明空 2012-3-29 19:24 10 2824
为什么需要多个DCM模块？ DCM 信号时钟梦境缠绕 2012-3-29 19:17 7 3699
这样算不算流水线呢？ ST Stage aikimi7 2012-3-29 18:35 6 2134
fpga如何驱动打印机 FPGA PGA 打印机 xiaoniubuniu 2012-3-29 17:11 1 1412
FPGA 读写SRAM（关于如何分配sram的问题） FPGA 读写 52228254 2012-3-29 16:01 7 3741
FPGA中怎么调用现有的模块 FPGA PGA liu_yi_xf 2012-3-29 15:53 1 1885
请教：ISE中modelsim后仿过不了，怎么直接定位问题？ modelsim se FPGA yuxiang2008 2012-3-29 08:52 10 3132
[verilog] Secure IP Delivery Flow Delivery Secure ip Oxygen.Chu 2012-3-29 08:50 18 3264
[matlab] DSP调试的一些实际经验（转贴） DSP 调试 dsp程序 davines 2012-3-28 21:52 0 2017
ALTERA的 FPGA设计，如何封装成IP核？ altera FPGA设计 ip核 Windmill_CN 2012-3-28 21:20 3 2979
Verilog小数定标问题 verilog verilo 代码 aikimi7 2012-3-28 20:24 6 2515
Xilinx FPGA的Fast Startup startup FPGA FAST anqier1 2012-3-28 18:11 6 2231
FPGA调试基础知识 FPGA 基础知识调试 hihu 2012-3-28 18:03 5 2044
FPGA/CPLD数字电路设计经验分享数字电路设计 FPGA/CPLD ooljo 2012-3-28 15:31 12 2621
新人求助！！老师让自己做CPLD，但是我不会的实在太多了。 protel TE 杀猪王子 2012-3-28 10:19 7 1798
基于FPGA一种OFDM的实现 FPGA ofdm调制 anqier1 2012-3-28 10:02 8 2380
斯巴达3e start starter 赛灵思 sunmax 2012-3-28 09:59 18 3627
[求助]FPGA布线后仿真的问题 FPGA 布线后仿真梦境缠绕 2012-3-28 09:11 6 2513
选型选型 FPGA 数字信号处关羽不爱跑 2012-3-28 08:33 10 2237
请教兄弟们一个verilog的程序问题 verilog PLD skiry 2012-3-28 08:27 7 2259