今日: 0|主题: 14263|帖子: 104558 收藏 (180)
设计时钟与稳定性分析 attachment
2011-9-7 19:19 12 3345
XC6VLX75T-FFG484的VCCINT的电流大概有多少?
2011-9-7 15:36 5 3281
请教哪有便宜的usb_blaster卖?谢谢!!
2011-9-7 11:03 3 1938
版主招聘  ...2
2011-9-7 09:09 28 10912
xilinx fpga在外部引脚上输入时钟和输出时钟如何同相?
2011-9-7 08:43 9 5443
NEC 的C编译器出来了,XILINX的什么时候可以用啊
2011-9-7 07:16 14 3303
赛灵思中国通讯39期--先睹为快!! attachment
2011-9-7 01:12 8 2954
[CPLD] ise软件的DCM输入时钟频率有要求吗 attach_img
2011-9-7 00:01 4 3387
FPGA计数器的问题
2011-9-6 15:10 11 5344
[CPLD] ise时钟问题
2011-9-6 10:58 12 4606
[matlab] xilinx中是不是没有用于位同步的数字锁相环IP核
2011-9-5 22:16 11 4263
其实Microblaze非常适合多发射多线程
2011-9-5 07:17 5 2785
FOGA模拟iic从机 attachment
2011-9-5 07:11 12 3591
[matlab] verilog 献给初学者 attachment agree
2011-9-4 22:04 8 2254
用FPGA平台实现工业电机最大效率
2011-9-3 23:04 2 2575
[CPLD] 一个时钟怎么直接赋给另一个时钟
2011-9-3 07:55 6 3143
[Quartus] 赛灵思spartan6系列FPGA片内资源设计指导 attachment
2011-9-2 15:18 2 2465
看到一片**,觉得不错,转过来
2011-9-2 13:45 8 2458
望CPLD大虾指教,你看着办
2011-9-2 09:38 1 2260
[matlab] map -timing这个选项对应着ISE13.2种哪个东东?
2011-9-1 13:45 2 2204
问一个问题
2011-9-1 13:06 3 1816
校企合作挖掘电子人才
2011-9-1 09:06 4 2213
FPGA日益“通用”化离不开目标设计平台
2011-9-1 08:59 3 2434
赛灵思再获电子大奖
2011-9-1 08:57 3 2353
赛灵思的安富利购买专区上线啦
2011-9-1 08:55 7 2684
[matlab] 那位能给发个xilinx自带的IP核的用户手册
2011-9-1 08:37 14 3790
max+plus 2 I/O口的缺省电平标准是什么
2011-8-31 16:45 1 2606
网络搜索也要提高环保降低耗能
2011-8-31 14:40 1 2049
半导体行业栽跟头了
2011-8-31 14:24 0 1901
赛灵思告诉你亲和力如何变为竞争力
2011-8-31 14:16 1 2321
赛灵思给你性能最高的FPGA
2011-8-31 14:16 0 2011
FPGA的三寸日光
2011-8-31 14:15 0 2025
赛灵思推出新的处理架构
2011-8-31 14:14 0 1735
[verilog] 赛灵思首款可扩展7系列登场啦~~~
2011-8-31 14:14 0 2082
赛灵思——优秀的潜力企业
2011-8-31 14:13 0 2121
赛灵思最独到的压缩解决方案
2011-8-31 14:10 0 2107
赛灵思成立联合实验室
2011-8-31 14:10 0 1844
赛灵思变革生态系统
2011-8-31 14:10 0 1967
赛灵思全球堆叠硅片技术
2011-8-31 14:09 0 2175
[matlab] 宽带爆炸离不开赛灵思28Gbps收发器
2011-8-31 13:47 0 2070
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则