收藏本版 |订阅

今日: 7|主题: 14395|帖子: 104927

spartan6控制ddr2的问题 attach_img  ...2
2012-10-31 12:51 39 7711
安富利公司赛灵思 FPGA VxWorks 技术研讨会
2012-10-31 12:26 2 2511
执行Shell脚本的方式
2012-10-31 12:24 7 2238
FPGA加载时间的研究 agree
2012-10-31 12:20 7 2451
MIG的问题
2012-10-31 11:59 2 1954
[Quartus] 郁闷!资源装不下了。。。 attach_img  ...23
2012-10-31 11:23 42 6970
关于FPGA边缘检测的问题
2012-10-31 10:31 11 1916
[Quartus] XC6SLX9通过JTAG向SPI flash 下载程序失败检测不到FLASH attach_img  ...2
2012-10-31 10:17 30 10748
system generator 的问题
2012-10-31 10:13 1 2748
[CPLD] 请问没有使用FPGA管脚的输出的是什么状态
2012-10-31 08:12 7 4346
NIOS II IDE编译慢的问题
2012-10-31 08:09 6 3684
BLOCK RAM中的READ FIRST模式的疑惑 attach_img
2012-10-31 00:28 5 3226
VHDL语言详解 attachment  ...2345
2012-10-30 22:03 87 11584
关于XILINX的ip核中的最大频率和消耗资源的问题 attach_img
2012-10-30 21:53 6 3925
[Quartus] spartan6烧写spi flash失败,没有错误提示  ...23
2012-10-30 21:50 52 20710
基于CPLDFPGA和单片机的爆速仪设计.pdf attachment
2012-10-30 21:00 5 2209
UART资料 attachment
2012-10-30 20:57 5 1864
谁卖FPGA开发板
2012-10-30 08:19 4 2610
modelsim进行RTL级仿真错误,Gate-level正确
2012-10-30 08:18 5 3132
cordic算法verilog实现(复杂版)
2012-10-29 23:00 2 2395
[Quartus] spartan6 DDR2的阻抗匹配问题 ?  ...2
2012-10-29 23:00 28 6994
Verilog的两个误区
2012-10-29 22:54 5 1997
[CPLD] 赛灵思ISE13.1设计流程详解 attachment  ...2
2012-10-29 22:49 37 5453
FPGA的发展历程
2012-10-29 22:48 2 2082
PADS2007初体验
2012-10-29 22:45 3 1580
EPM7128怎么接有源晶振?
2012-10-29 16:37 5 3371
FPGA中的有符号数的比较
2012-10-29 16:33 2 3055
推荐一本好书---《给FPGA设计者的100个设计小贴士》
2012-10-29 16:27 13 3647
Xilinx Zynq All Programmable SOC 系统框图 attach_img
2012-10-29 10:42 0 1530
CYCLONE IV EP4CGX50 PCI-E x4速度问题
2012-10-29 09:24 4 3966
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部