收藏本版 |订阅

今日: 0|主题: 14375|帖子: 104887

[matlab] 赛灵思ISE13设计套件问世啦!
2011-8-31 13:34 0 2087
赛灵思全球首发28nm
2011-8-31 13:32 0 1914
分析得出赛灵思将领先于Altera
2011-8-31 13:31 0 2372
赛灵思收购Sarance公司
2011-8-31 13:30 2 2751
Virtex-7致力于推动最高带宽系统
2011-8-31 09:55 0 2538
竞赛怎么表现特色
2011-8-31 09:54 0 2174
Zynq-7000 EPP开启的新时代
2011-8-31 09:47 0 2507
赛灵思创最新NI CompactRIO系统
2011-8-31 09:47 0 2461
赛灵思颁发LabVIEW FPGA创新奖
2011-8-31 09:46 0 2585
赛灵思强化市场竞争欲
2011-8-31 09:46 0 2060
晶体管技术已临瓶颈
2011-8-31 09:41 0 1877
CPCIe开发板 attachment
2011-8-30 21:46 0 2063
[matlab] sysgen点generation长时间完不成
2011-8-30 21:24 3 2659
[matlab] 版主们请帮忙:如何解读xst综合报告 attach_img
2011-8-30 21:19 7 3211
一个51的核占用多少个宏单元?保守估计
2011-8-30 16:40 2 1768
FPGA创新工艺和架构大幅改善功耗、性能和成本问题
2011-8-30 14:09 3 2482
GAL16V8 程序相关问题
2011-8-30 12:36 0 1968
如何知道谁能给好好解释下非阻塞赋值和阻塞赋值呢?  ...2
2011-8-29 17:39 28 6210
华清远见 bootloader课程资料 attachment agree  ...2
2011-8-29 10:54 38 7293
[CPLD] 求助!! 关于xlinx的开发板spartan—3e start kit
2011-8-29 09:23 2 3142
[matlab] DDR的读写函数!
2011-8-29 06:50 7 3820
求助
2011-8-28 07:37 10 2490
CadSoft EAGLE---PCB/原理图设计软件
2011-8-27 10:50 0 2763
请教FPGA控制MAX197
2011-8-26 23:07 2 2817
Verilog 编写时序遇到的问题,高手帮忙
2011-8-26 23:04 7 2836
[matlab] ISE EDK 编译的怪问题!(经过一天奋战,终于解决...) attachment  ...2
2011-8-26 21:33 31 14373
[matlab] Essential FIR filter implementation in Xilinx FPGAs attachment
2011-8-26 15:50 2 3042
ARM的GPIO口能直接IOVCC吗?
2011-8-26 08:34 1 3954
FPGA设计者的必备基本功(zz)
2011-8-26 07:15 18 3584
FPGA双向I/O口问题
2011-8-25 21:33 4 3089
[FPGA] 红色飓风二代xilinx板的sdram使用问题 attachment  ...2
2011-8-25 17:08 22 6365
大家知道的引脚最少最简单的PLD是哪种呢?
2011-8-25 15:47 14 7119
关于数据对齐 attachment
2011-8-25 07:08 12 3678
SYSTEMCTM C WITH VISUAL ELITE attachment
2011-8-25 06:52 2 2423
The FixedTiming® Methodology attachment
2011-8-25 06:49 2 2430
[matlab] 关于状态机的输出
2011-8-24 21:28 5 2781
FPGA设计人员的进阶路线(Xilinx)(zz)
2011-8-24 17:43 2 2389
在vhdl中,请高手指点下inout端口的使用方法  ...2
2011-8-24 12:30 23 7854
关于Dsp builder的问题
2011-8-24 12:10 0 1762
请教买开发板的问题
2011-8-24 09:05 3 2979
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部