今日: 0|主题: 14263|帖子: 104554 收藏 (180)
基础性问题求助
2010-11-22 09:42 1 1819
【求助】VHDL设计多位全加器 attachment
2010-11-22 00:29 2 3193
电源干扰问题
2010-11-22 00:21 1 2248
关于VHDL的一个小问题
2010-11-21 16:20 4 2681
FPGA频率测量脉冲突变的判定问题
2010-11-21 11:44 1 2711
[CPLD] 求助:XPS 添加自定义IP时出现错误
2010-11-20 13:06 7 3465
FPGA难题  ...2
2010-11-18 22:12 36 8992
16G U盘免费拿?
2010-11-18 19:10 9 5085
在用LATTICE的I2C参考设计时遇到了难题请帮忙各位看看
2010-11-18 15:57 0 3173
小白求助 望各位大侠百忙之中指点下
2010-11-18 08:57 2 2365
用spartan-3an来代替特殊场合的ARM
2010-11-17 13:20 10 3943
短路可能引发什么问题
2010-11-17 09:16 7 3355
[matlab] 救急,进行不了:JTAG识别XC3S50为UNKNOWN device!
2010-11-16 18:13 5 6469
360 与 sopc builder 不兼容
2010-11-16 17:48 1 2567
[matlab] 高价求MPEG4 编码IP CORE
2010-11-16 10:52 5 3576
如何从芯片名字看出此芯片的功能
2010-11-16 09:10 2 2888
"抢楼送祝福"活动,获奖者感言
2010-11-15 19:09 15 3447
隆重推出 "赛灵思FPGA世界 英雄榜"
2010-11-15 19:07 6 3117
[Quartus] 基于Atlys的VmodCam2 Demo
2010-11-15 17:29 2 3608
[Quartus] SP605 PCIe x1 Gen2计算机端演示
2010-11-15 16:07 0 2800
[Quartus] SP605 PCIe x1 Gen2 视频演示
2010-11-15 15:30 0 3089
赛灵思(Xilinx)最新版设计工具支持堆叠硅片互连技术
2010-11-15 15:07 0 1889
怎样用FPGA输出一个伪随机序列?
2010-11-14 23:41 6 3617
加载哪个库才可以使用BYTE_VECTOR这一数据格式
2010-11-14 21:31 2 2867
请教一个CPLD的烧写问题
2010-11-14 20:46 1 2691
请教3.3V与5V两种电平器件的连接问题
2010-11-14 15:04 1 2315
请教!Quartus中D触发器仿真不了???? attach_img
2010-11-13 20:56 3 5600
关于reg型变量的问题
2010-11-13 20:45 3 4131
nios存贮器问题
2010-11-13 20:43 2 2809
求 cpld 判断波形程序
2010-11-13 16:06 2 2445
快来订阅吧!——一定不会让你失望的
2010-11-12 22:24 3 2159
cyclone的LVDS电压请教
2010-11-12 15:21 1 3093
赛灵思荣获Cisco2010 年度供应商称号
2010-11-12 14:00 1 2499
赛灵思 Virtex-6 HXT FPGA 为光通信提供卓越的收发器性能 agree
2010-11-12 13:59 1 2448
请问如何使用spartan 3e PLB的burst
2010-11-12 02:34 0 3290
"如何利用部分可重配置技术优化您的FPGA系统" attach_img
2010-11-11 23:56 2 2553
if rising_edge(clk)和if clk'event AND clk='1'
2010-11-11 17:19 1 4170
[matlab] 小白求助:SDK的xilinx C工程和普通C工程的区别
2010-11-11 15:16 1 3937
synplicity相关教程 attachment agree
2010-11-11 13:41 2 2213
能把NIOS和非NIOS的设计共存吗?
2010-11-11 10:36 6 3500
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则