收藏本版 |订阅

今日: 2|主题: 14384|帖子: 104916

最活跃FPGA论坛推荐  ...2
2012-5-23 20:55 21 5107
CPLD的内部RAM怎样用呀?高人. attachment
2012-5-24 14:45 11 4026
做过声音压缩的留个方式,或者站内短信联系一下。
2012-5-16 09:00 0 1989
Xilinx Platform Cable USB 赛灵思USB下载线的状态灯怎么都不亮
2012-5-17 00:29 7 7727
全程跟踪缺陷,改进嵌入式软件设计 attachment
2012-5-15 20:49 0 1805
ExploreAhead扩展PlanAhead的性能优势 attachment
2012-5-15 20:57 2 2072
FPGA协同处理的优势 attachment
2012-5-29 17:17 6 2270
网络模块电路设计问题
2014-11-13 17:39 6 2387
招聘:赛灵思两个职位空缺-北上广任你选
2012-5-22 17:31 9 3299
verilog的一个问题
2012-5-18 00:02 6 2286
请教一个V6器件访问DDR2的问题
2012-5-23 20:39 2 2200
HDL Coder和HDL Verifier支持HDL代码生成和验证
2012-5-16 10:23 10 3465
[VHDL] JTAG检测不到PROM器件
2012-5-15 10:10 2 2396
MPMC5.04 DDR2,64bit PLB可能有bug
2012-6-25 16:29 3 2286
请问planAhead14.1下怎么调用Modelsim仿真?
2012-5-15 19:36 3 2829
Xilinx: 开启目标设计平台新时代
2012-5-15 15:23 2 1944
专用设计套件全面优化FPGA性能
2012-5-15 16:35 2 2109
[请教]Xilinx FPGA程序下载的问题 attachment
2012-6-5 22:21 9 4902
FPGA电源需求中三种供电要求解析方案
2012-5-15 10:15 1 1946
大家给看看,编译通过后说生成的逻辑块是0个
2012-5-18 00:03 7 2557
安装ISE13.4出现idata.bin错误
2012-5-14 22:09 1 2869
coregen 生成RAM初始化问题,需要解决
2012-5-17 15:13 4 2953
后仿真一个奇怪的问题 attach_img  ...2
2012-5-26 18:14 25 4239
使用ACTEL的FPAG写的程序老是Synplify不过去,高手指点下!
2012-6-5 14:03 5 2678
xilinx要达到曲高和寡的境界?? attach_img
2012-7-5 17:36 19 4051
我们需要FPGA硬件工程师(熟悉FPGA或ASIC流程之一即可)
2012-5-30 13:18 19 3871
专用设计套件全面优化FPGA性能
2012-5-13 17:08 2 1934
全电子业学习联发科模式,FPGA厂商是IN还是OUT?
2012-5-14 15:52 6 2726
赛灵思:降低电子设计成本 主推目标设计平台
2012-5-13 13:23 2 1938
FPGA 是实现绿色搜索技术的关键
2012-5-14 16:12 8 2048
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部