今日: 2|主题: 14266|帖子: 104573 收藏 (180)
XILINX技术研讨会(长春)邀请函
2010-10-27 15:47 1 2242
庆祝赛灵思落户21ic论坛,抢楼送祝福”活动
2010-10-27 10:52 0 2172
应用指南: PLL 动态重配置
2010-10-25 21:09 1 3670
好文分享:环球资源杂志资深分析师采访赛灵思公司CTO
2010-10-25 09:49 3 2616
求ispLEVER V6以上版本
2010-10-24 16:33 0 2661
单片机产生时钟信号给FPGA同时接受FPGA发送的串行数据?
2010-10-24 08:27 1 2904
测频程序,液晶子模块例化里面变量只能赋一次初值
2010-10-23 10:54 1 2567
用VHDL实现8253/8254计数,大家帮忙
2010-10-23 07:52 0 3479
帮我看看这个 attach_img
2010-10-22 18:09 1 2235
哪个CPLD论坛资料比较多啊
2010-10-22 16:03 1 2556
95系列的下载工具
2010-10-22 10:03 1 1717
这边**写的不错,适合verilog初学者
2010-10-22 08:55 3 3063
请问对于约翰逊计数器中按键问题!!
2010-10-21 14:41 1 2312
庆祝赛灵思落户21IC
2010-10-20 16:32 13 3719
大家一起来
2010-10-20 16:22 0 2199
选择VHDL还是verilog HDL?
2010-10-20 12:35 16 4507
问个问题
2010-10-20 11:14 6 2539
讨论一下ispLEVER在开发lattice的cpld时端口赋值问题。
2010-10-20 10:32 0 3077
关于活动的楼层变动,有效贴,无效贴的通告(奖品情况) attach_img  ...2345
2010-10-20 10:29 92 10686
建议此次盖楼重新开始
2010-10-20 08:21 13 3052
666楼成功攻占!! attach_img  ...2
2010-10-20 08:19 34 5809
[matlab] 四种常用FPGA/CPLD设计思想与技巧(2)
2010-10-20 08:16 13 3448
关于用软件Libero8.3编程的疑惑
2010-10-19 16:14 0 2140
FPGA与上位机通信
2010-10-19 15:42 17 4479
为了庆祝21IC FPGA/CPLD开坛,上传自己的一点资料 attachment
2010-10-19 13:18 11 3863
**时的NIC 问题
2010-10-18 22:07 0 2758
FPGA芯片坏掉
2010-10-18 19:26 7 4009
请教FPGA电压问题
2010-10-17 18:35 6 3324
总是不能够正确赋值,请高手帮忙
2010-10-17 00:44 9 3395
熟悉板子,怎么熟悉
2010-10-16 13:37 2 2659
fpga一定要配置芯片吗?
2010-10-16 13:11 5 3948
版主进来解释下,抢楼怎么一百多贴被删了 attach_img
2010-10-16 12:39 7 3202
。。。。FPGA CPLD attachment
2010-10-16 09:46 0 1859
赛灵思ISE12.3 发布—引入 AMBA 4 AXI4 IP 核
2010-10-16 09:26 1 3107
低延时实时 H.264/AVC-I IP 核压缩解决方案
2010-10-16 09:21 2 3339
FPGA验证简介(转载)
2010-10-15 23:39 3 3551
时序约束问题
2010-10-15 15:18 3 2683
FPGA的时钟问题 attachment
2010-10-15 14:53 13 4367
CPLD实现ISA总线的问题
2010-10-15 09:45 5 3910
vhdl 中怎么建立自己的库文件
2010-10-15 09:41 2 3714
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则