EDA 技术

今日: 0|主题: 7620|帖子: 42610 收藏 (42)

1 ... 9 10 11 121314 15 16 17 ... 61 / 61 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[FPGA] 一种简单的FPGA构造和SoC FPGA构造，如何选择? FPGA PGA SOC gaochy1126 2016-3-31 20:25 0 2634
[FPGA] FPGA 重复配置及测试的实现 FPGA 软件硬件 gaochy1126 2016-3-31 20:21 0 725
[FPGA] 利用 Artix-7 FPGA 设计高性能 USB 器件 USB Artix-7 器件 gaochy1126 2016-3-31 20:19 0 812
[FPGA] 英特尔Xeon与FPGA组成多芯片模块，整合Broadwell和Arria 10 Arria broadwell FPGA gaochy1126 2016-3-31 20:18 0 1007
[PADS] PADS 复制的对地过孔怎么消失了吗？ pads route router elecat 2016-3-26 15:02 0 1491
红外测温方案红外测温测温方案开关 digisemic 2019-4-20 14:59 1 926
[FPGA] FPGA设计实战 FPGA FPGA设计 PGA gaochy1126 2016-2-29 21:28 0 2866
[PADS] 手持频谱做到这个程度不错不错 hz kHz 耦合未知的遥远 2016-2-19 09:58 0 739
[protel] Expedition Enterprise 格式可以转换为 PROTEL 99 se 或者AD格式吗？ Expedition Enterprise AD格式 node 2016-2-14 23:08 0 1121
[ISE] vivado仿真时候task全部报错root scope declaration Scope Vivado 仿真 t851018986 2016-1-30 20:31 0 4579
单火取电开关控制方案单火取电控制方案开关控制 fairyonly 2016-1-7 14:53 0 1201
[protel] EDA软件使用经验与心得----Cadence_Allegro软件篇 ALLEGRO cadence EDA软件 forgot 2015-12-27 20:04 0 3044
[PADS] 关于pads导入dxf文件的问题～～～～～大神们…………求解……谢谢…… ADS pad pads 52小卢 2015-12-27 11:15 0 970
[FPGA] 转：FPGA经验分享 FPGA 电路编程 forgot 2015-12-23 09:02 0 1027
[Verilog HDL] vhdl求助 ,各位大大们帮帮忙,能不能帮忙看看这段程序错在哪里 VHDL ST TE songzhanhan 2015-12-15 11:25 0 852
外围元件最少的车灯方案IC yy2002 元件车灯 ic hunagbiao64 2015-12-7 18:02 0 913
[Allegro] 高速PCB设计在线答疑【0826篇】【Cadence Allegro视频】 ALLEGRO cadence 高速PCB设计小哥Allegro 2015-11-26 23:02 0 1058
[Allegro] 高速PCB设计在线交流【0715篇】【Cadence Allegro视频】 ALLEGRO cadence 高速PCB设计小哥Allegro 2015-11-26 22:58 0 1221
[Allegro] PCB工程师的选择、发展与*【Cadence Allegro视频学习】 ALLEGRO cadence PCB工程师小哥Allegro 2015-11-26 22:50* 0 947
[cadence] cadence 610 DRC，EXR和LVS的问题 rc cadence AC HDU_qsy 2015-11-23 12:14 0 712
[cadence] 很弱问题：画一个二极管二极管 IO 仿真 AndyZiyinYou 2015-11-17 17:19 0 896
[PADS] PAD Designer不能放置异型焊盘吗？ designer pad AC ecomings 2015-11-15 21:09 0 777
[Allegro] 快速标注和显示板子尺寸的Skill SKILL os lyh289114980 2015-11-15 12:35 0 1043
[Allegro] allgro内凹圆弧倒角。 lg AC AD 312248044 2015-11-13 10:10 0 826
[protel] 求助各位分析一下电路图电路图 AC TI buaawht 2015-11-9 15:30 0 628
[cadence] 阳光在线正网校长格兰 sb157 2015-10-30 15:04 0 734
[Allegro] allegro原理图绘制网络标号问题求解 ALLEGRO 原理图网络 hutushenxinxin 2015-9-10 22:20 0 905
[PADS] 为什么PCB封装管脚号为字母（二级管引脚A、K）无法对应... 引脚管脚 PCB封装 hxy2012 2015-9-10 11:46 0 1682
[FPGA] PCI9054与fpga通信时，读命令有延时，写命令就没有通信 FPGA PCI9054 today521 2015-9-9 11:21 0 675
[PADS] pads布局时如何让飞线距离最短 pads NET vi boli505 2015-9-4 10:59 0 716
[PADS] Powerpcb/Pads输出Gerber文件详解 gerber文件 POWERPCB pads boli505 2015-9-2 15:20 0 912
[protel] 关于PADS的那些事 pads pc PCB boli505 2015-9-1 15:47 0 837
[Allegro] ALLEGRO 焊盘制作过程详解 ALLEGRO pad AD boli505 2015-9-1 10:30 0 801
[protel] Altium Designer多线程应用程序调试 Altium designer 程序调试 boli505 2015-8-31 16:49 0 642
[Allegro] Cadence常见文件格式 cadence pd PCB boli505 2015-8-28 11:10 0 736
[Allegro] 解决allegro 中OUT OF DATE SHAPES问题 ALLEGRO TE shape boli505 2015-8-26 16:37 0 824
[cadence] IC设计的好帮手----- hSampler和hReplayer IC设计 sample Player wang_zg78 2015-8-25 13:03 0 1032
[Allegro] pcb layout学习中用Allegro几个误区 ALLEGRO PCB layout boli505 2015-8-21 11:32 0 852
[Allegro] ALLEGRO16.2出现问题“changes not saved, cannot update the env file” update Allegro16 CAN boli505 2015-8-19 15:53 0 1389
[Allegro] Allegro 输出文件 ALLEGRO top AD boli505 2015-8-18 11:39 0 856