本版专家: gaochy1126
今日: 0|主题: 7709|帖子: 42939 收藏 (43)
gnuradio报错 from setuptools import setup
2019-5-12 22:52 0 1015
ubuntu16.04安装cmake
2019-5-10 16:35 0 1066
怎么在CAD绘图软件中查找图纸中的某个点
2019-5-8 13:56 0 609
为什么要在直播app制作完成后嵌入其他平台? 新人帖
2019-5-8 13:51 0 595
VirtualBox报 COM创建失败 Genymotion无法启动的解决办法
2019-5-7 13:43 0 755
[FPGA] MAX813L怎么做 新人帖
2019-4-28 13:41 0 926
[cadence] orcad library builder 16.6 pdf元件引脚图横排的引脚无法识别,... attach_img
2019-4-4 15:23 0 848
想学习一下上位机软件的设计
2018-10-30 16:37 0 1358
[Allegro] Hyperlynx如何设置双层板的叠层结构??
2018-9-1 15:30 0 1457
[Verilog HDL] 关于Quartus 2 13.1无法仿真的问题 新人帖
2018-7-25 08:47 2 3615
[cadence] Cadence16.X中Verilog file如何支持Pspice仿真
2018-6-3 10:34 0 1298
[FPGA] Spice仿真书 attachment
2018-5-31 21:39 0 1622
[Verilog HDL] 硬件描述语言例子 attachment
2018-5-31 21:37 0 814
[FPGA] NIOSII实验指导书 attachment
2018-5-31 21:36 0 932
[FPGA] FPGA和NiosII attachment
2018-5-31 21:34 0 973
[FPGA] 基于VHDL的FPGA和NiosII实例精炼 attachment
2018-5-31 21:31 0 896
[FPGA] 【转】Altera官方视频教程
2018-5-31 21:28 0 2612
[FPGA] FPGA入门进阶及视频图像开发教程 attachment
2018-5-31 21:23 0 797
[cadence] 用model editor建元件模型时生成.olb文件时出错 新人帖
2018-4-26 16:35 0 1383
[multisim] 电源闭环仿真 新人帖 attach_img
2018-3-19 18:11 0 854
[protel] 内层分割 加工时如何去掉无网络的铜皮
2018-3-1 12:46 0 1128
[cadence] 论基于candence的组装清单做法 新人帖 attachment
2018-1-28 17:16 0 1133
[cadence] 用model editor的时候提示 base part library dose not exits.怎么破?谢谢
2018-1-20 14:34 0 1338
[protel] 有一段走线复制粘贴后断线了,导致拼板出问题。 attachment
2018-1-16 09:24 0 1125
[cadence] 关于自己建立的仿真模型 运行出错的问题
2017-12-7 21:15 0 985
刚开始学习遇到的过程,麻烦大佬们看看怎么解决 新人帖
2017-10-14 11:40 0 705
[protel] 请教一个QFN-20锡膏防护规则设置问题 attach_img
2017-9-20 10:11 0 748
[multisim] 请大家过来看下。multiSIM仿真中的小问题
2017-5-11 15:44 0 721
[multisim] 电力线载波的耦合电路部分的MATLAB仿真
2017-4-21 14:20 0 1034
[Verilog HDL] signed
2017-3-2 15:13 0 746
[cadence] cadence16完整**方法 attachment agree
2017-2-15 09:41 0 922
[Quartus] uartus II 现有各版本之差异 agree
2017-1-26 15:50 0 1198
[Verilog HDL] 改为3位向量乘法器
2016-12-24 20:09 0 919
[protel] 千兆以太网差分走线等长问题
2016-11-22 18:21 0 6929
[Quartus] 对于多位数据的输入端口,在波形仿真时,具体应该怎么办 attach_img
2016-11-13 22:40 0 994
[protel] Altium中坐标的导出导入的方法视频教程 attach_img
2016-9-24 16:42 0 1077
[FPGA] 千兆以太网 新人帖
2016-8-14 09:35 0 814
[Allegro] 修改元件属性后PCB出现DRC无法进行元器件按ROOM摆放 新人帖
2016-7-25 16:45 0 1141
[PADS] pads logic 大器件封装
2016-6-3 13:59 0 1060
[protel] 请教AD PCB旋转元器件时不旋转它的元件标号如何做到的?
2016-6-1 09:29 0 2143
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则