本版专家: gaochy1126
收藏本版 |订阅

今日: 0|主题: 7825|帖子: 43894

[ISE] xilinx vivado xdc约束语法
2021-7-30 17:56 0 8644
[Quartus] quartus II关于时钟约束
2021-7-30 17:51 0 8888
[FPGA] 注册截图 新人帖 attach_img
2021-7-6 10:55 0 13388
[FPGA] FPGA基础--绘制时序图
2021-6-29 21:06 0 10197
[Quartus] ModelSim仿真波形保存
2021-6-29 21:05 0 10164
[ISE] Xilinx FIFO IP介绍
2021-6-29 20:59 0 10382
Vivado学习之创建工程的全部流程
2021-6-29 20:56 0 11027
[ISE] Vivado裸机工程搭建教程 attach_img
2021-6-29 20:48 0 9919
[FPGA] 基于FPGA的以太网数据传输硬件 attach_img
2021-6-29 20:43 0 10214
[FPGA] Xilinx FPGA设计专家(基础篇) attach_img
2021-6-25 21:25 0 9254
[Quartus] Quartus II中管脚上拉电阻应该如何设置 attach_img
2021-6-25 21:19 0 10630
[Quartus] Quartusll的图形输入项目创建教程 attach_img
2021-6-25 21:18 0 9974
[Quartus] Quartus II中Tsu/Tco的约束方法 attach_img
2021-6-25 21:16 0 10323
[FPGA] 西门子 新人帖 attach_img
2021-6-25 12:45 0 10349
测评 避免枯燥工作,解放低效时间 attach_img
2021-6-18 15:51 0 6679
[FPGA] 西门子活动 新人帖 attach_img
2021-6-16 17:02 0 6499
关于AD637在cadence仿真中的使用 新人帖
2021-6-16 16:10 0 7482
IEC 62321-7-2:2017和IEC 62321-8:2017
2021-6-15 22:22 0 18609
SignalTap II——基本使用和高级技巧 分享 attach_img
2021-6-14 22:38 0 6178
[protel] 在实际工作中设计产品的元器件选型的问题?
2021-6-7 13:20 0 5563
[FPGA] 为什么我设计的PCB都很少出错,而他们设计的PCB,经常出错 attach_img
2021-6-2 15:58 0 5572
[PADS] 硬件工程师需要知道的DFM可制造性设计 attach_img
2021-6-1 16:20 0 6109
[Allegro] 用这个方法检查分析PCB,助你一版成功 attach_img
2021-5-31 17:21 0 4410
[FPGA] FPGA FIFO注意细节
2021-5-29 07:59 0 4046
[Quartus] Quartus II 原理图输入设计 attach_img
2021-5-29 07:51 0 4836
[FPGA] 简易仿真教程
2021-5-29 07:37 0 3440
[Quartus] EDA技术常用的软件有哪些
2021-5-29 07:25 0 4388
[protel] protel中PCB板大小的自定义方法
2021-5-28 21:45 0 3247
PCB设计布线如何做好电磁兼容设计?
2021-5-28 21:35 0 3017
[protel] PCB layout设计技巧大放送 attach_img
2021-5-28 21:34 0 3163
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部