EDA 技术

今日: 0|主题: 7675|帖子: 42749 收藏 (43)

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[FPGA] FPGA LVDS ar tuf gaochy1126 2022-3-31 22:50 1 2895
[FPGA] Altera FPGA CPLD设计(基础篇) altera FPGA gaochy1126 2022-3-15 23:04 2 2890
[FPGA] quartus如何调用modelsim ar models gaochy1126 2022-2-27 15:31 2 3065
[FPGA] Quartus工程建立 ar gaochy1126 2022-2-27 15:27 0 2691
[FPGA] Quartus.II调用ModelSim仿真实例 ar models gaochy1126 2022-2-27 15:26 0 2374
[FPGA] 为FPGA选择最合适的电源管理 gaochy1126 2022-2-27 15:11 2 2306
[FPGA] 基于模型设计的HDL代码自动生成 hd gaochy1126 2022-2-27 15:09 2 2900
[FPGA] 基于FPGA的FFT算法硬件实现 AC gaochy1126 2022-2-27 15:04 0 2502
[FPGA] Quartus II软件基础介绍 ar gaochy1126 2022-2-27 15:02 0 2848
[FPGA] Quartus II添加器件库方法 ar gaochy1126 2022-2-27 15:00 0 3316
[FPGA] Xilinx FPGA设计专家(基础篇) FPGA设计 XILINX AC gaochy1126 2022-2-24 14:10 1 11997
[FPGA] 7天搞定FPGA-Robei与Xilinx 实战教材韩先生攻城狮 2022-2-11 22:42 0 2990
[FPGA] Modelsim与ISE/Vivado联合仿真相关设置 AD models se gaochy1126 2022-1-30 16:33 1 2689
[FPGA] vivado 时序约束 AD vi Vivado gaochy1126 2022-1-30 16:19 1 2850
[FPGA] Vivado HLS 程序优化 AD vi Vivado gaochy1126 2022-1-30 16:17 4 2800
[FPGA] FPGA的基本工作原理 Xilinx和Altera对比 AC TE gaochy1126 2022-1-27 22:15 0 2599
[FPGA] Altera的FPGA的AS、PS和Jtag配置模式的区别 TE ps gaochy1126 2022-1-27 22:14 0 2475
[FPGA] Verilog硬件描述语言参考手册 AC AD verilo gaochy1126 2022-1-27 20:44 1 2686
[FPGA] Vivado ECO实例教程 ...2 AD vi gaochy1126 2021-12-31 19:58 44 3931
[FPGA] Vivado常见问题集锦转发 ...2 AC AD vi gaochy1126 2021-12-31 19:57 41 3669
[FPGA] vivado三种常用IP核的调用 AD ip vi gaochy1126 2021-12-31 19:21 0 2525
[FPGA] 解决ubuntu16.04中vivado Docnav无法打开的问题 AD adv vi gaochy1126 2021-12-31 19:20 0 3816
[FPGA] 关于Xilinx Docnav 使用这些事 gaochy1126 2021-12-31 19:19 0 2410
[FPGA] Vivado神器之DocNav AD vi gaochy1126 2021-12-31 19:18 0 2425
[FPGA] VIVADO常见警告、错误及解决方法 AD vi gaochy1126 2021-12-31 19:16 0 4211
[FPGA] vivado综合常见报错 AD vi gaochy1126 2021-12-31 19:16 0 2456
[FPGA] Modelsim独立仿真Vivado Clocking Wizard IP Core AC AD ar gaochy1126 2021-12-31 19:15 0 2586
[FPGA] Tcl在Vivado中的使用 AD tc vi gaochy1126 2021-12-31 19:14 0 3010
[FPGA] Vivado下如何阅读时序报告 AD vi gaochy1126 2021-12-31 19:12 0 2391
[FPGA] HDL/XDC中设置综合属性 AD dc hd gaochy1126 2021-12-31 19:12 0 2467
[FPGA] Vivado开发流程 AD vi gaochy1126 2021-12-31 19:09 1 2492
[FPGA] Vivado下载很慢的解决办法 AD vi gaochy1126 2021-12-31 19:03 0 4053
[FPGA] Quartus和Vivado简单教程转 AD ar vi gaochy1126 2021-12-30 23:59 0 3339
[FPGA] 设置allegro的快捷键快捷键 ALLEGRO se gaochy1126 2021-11-28 20:52 0 3289
[FPGA] Vivado固化至SPI Flash AD pi vi gaochy1126 2021-11-28 20:39 0 3075
[FPGA] vivado烧写bin文件到flash 中 AD vi gaochy1126 2021-11-28 20:38 0 2852
[FPGA] 几款开源RISC-V处理器 AC 开源 RISC-V处理器 gaochy1126 2021-11-28 20:31 0 3122
[FPGA] 要让RISC-V跑起来究竟需要多大的FPGA？ FPGA RISC-V TE gaochy1126 2021-11-28 20:29 0 3185
[FPGA] 使用vivado生成.mcs文件并固化到flash的操作 AD vi Vivado gaochy1126 2021-11-28 20:28 1 3076
[FPGA] Vivado两种生成、固化烧录文件 AD vi Vivado gaochy1126 2021-11-28 20:25 2 3447