FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 1|主题: 14200|帖子: 104294 收藏 (179)

1 ... 287 288 289 290291292 293 294 ... 355 / 355 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[CPLD] Spartan-3e下面的串行转并行的器件叫什么呢器件 Spartan-3E des snoopy 2011-11-5 13:46 2 2169
找人做FPGA代码的升级- 好报酬 FPGA代码源码 se hbniu 2011-11-5 10:59 0 1858
基于赛灵思FPGA的单片高性能硬件平台解决方案赛灵思 FPGA metallcat 2011-11-4 22:58 3 2006
FPGA/CPLD双雄又有新产品交手了！好看！ FPGA/CPLD TE XILINX jameswangchip 2011-11-4 21:54 2 1794
有比ALTERA 的1270 逻辑单元更多的CPLD吗？ altera LTE Windmill_CN 2011-11-4 21:51 1 1763
ISE11.3调用synplify pro综合时出错： Synplify se Reference jiyiche 2011-11-4 16:42 8 2406
micriblaze 内部ram mutiboot问题 boot TI ic nianzhong 2011-11-4 16:37 9 2258
寻求价格便宜的FPGA FPGA DDR IO 不爱说话 2011-11-4 13:12 7 3002
论坛周年庆活动二—“论坛之巅，谁是最受欢迎的贴主” ...2 3 赛灵思 FPGA PGA SuperX-man 2011-11-4 10:05 51 5772
听说有VHDL和Verilog转换工具，求一个～ verilog VHDL 转换工具星星之火红 2011-11-4 07:18 18 3346
[设计心得]UG380 UG AN hjjnet 2011-11-4 07:15 13 2826
MAP出错 TE ce se iampeter 2011-11-4 07:08 11 6979
找人做fpga 学习版 FPGA PGA tianjing155 2011-11-3 21:31 3 1961
分频器疑惑分频器仿真 LSI magic_yuan 2011-11-3 21:04 7 2096
altera 最强的cpld是什么信号啊？ altera 信号 Windmill_CN 2011-11-3 20:21 8 1756
[周年献礼]Xilinx初使用 ...2 XILINX 管脚原理图 wisology 2011-11-3 18:14 20 3498
呃有关PCB与FPGA ...2 FPGA PCB protel jakfens 2011-11-3 13:31 38 3798
FPGA的分坛子 FPGA PGA 开发者 qq124469142 2011-11-3 12:20 7 2233
一个CPLD引脚可以带几个门？ PLD 引脚 Windmill_CN 2011-11-3 12:14 0 1385
Xilinx Zynq-7000 news from ARM TechCon HC ROM TE hjjnet 2011-11-3 09:09 13 2586
世界上容量最大的FPGA V7-2000T ...2 3 FPGA PGA AutoESL 2011-11-3 07:30 46 7428
为啥是2.5D而不是3D？立体堆叠FPGA是否可行？ FPGA 时序芯片 metallcat 2011-11-3 07:26 3 2430
[VHDL] v5板子上的LCD怎么用 LCD CD 开发板 clp510 2011-11-3 07:24 10 2500
Xilinx 上海招聘: Senior SAE ...2 IO se ni AutoESL 2011-11-2 22:48 35 4110
关于dsp builder 9.0*问题 builder DSP AC gavin_m 2011-11-2 20:04* 1 2838
[matlab] 猴哥，给我们写一个EDK的slave和master*吧 ...2 Master slave TE xjsxjtu 2011-11-2 19:02* 27 3795
xinlinx的pcie IP Core的应用求教！ ip PCIe ilearning 2011-11-2 19:00 7 2756
大家谈谈和FPGA的第一次亲密接触吧 ...2 FPGA EDA verilo AutoESL 2011-11-2 18:59 34 4155
NIOS IO口边沿中断的问题 NIOS TE Input wangjun403 2011-11-2 16:33 3 2251
如何实现EDK中调用ISE里面的IP核 ...2 ip核 se ip wmsk 2011-11-2 13:27 20 4843
[VHDL] 赛灵思V5实现PCIE IP核的控制问题，求助！谢谢 ...2 ip核 PCIe 控制 woshidashitou 2011-11-2 13:26 37 5870
【转】有感于摩根大通用XILINX FPGA做金融超级计算机 ...2 3 FPGA XILINX 超级计算机 AutoESL 2011-11-2 07:35 51 6431
Verilog 视频讲解 ...2 3 verilog verilo GoldSunMonkey 2011-11-2 07:34 45 6469
同学们，ise13.3已经可以下载了 se 明空 2011-11-2 07:30 12 2553
Xilinx的软件和设计工具简介 XILINX 软件 se AutoESL 2011-11-1 20:29 15 2353
[matlab] EDK里的sdk调用 sdk FOR IO miaz 2011-11-1 20:12 2 1691
抢楼活动非官方，我自己计算的中奖名单（不具官方效力） go monkey ixia GoldSunMonkey 2011-11-1 11:16 13 7824
[matlab] 求助啊，ise编译错误，6.1中有，7.1和10.1没问题 ...2 se 编译 ce mxjtracy 2011-11-1 10:39 22 9925
VHDL中的SRL运算符可以被综合吗？使用时要包含哪个库 VHDL 运算符 definition chinaitboy 2011-11-1 09:22 2 3836
FPGA周年献礼活动进行的怎么样了？ ...2 3 FPGA PGA wisology 2011-11-1 08:24 40 4788