订阅

今日: 0|主题: 14267|帖子: 104578

CMOS图像传感器
2011-12-3 21:07 5 2714
怎样挑选FPGA开发板
2011-12-2 16:56 2 2258
从零走进FPGA世界
2011-12-2 11:43 9 3144
alter FFT IP 8.1 得不到结果
2011-12-2 09:26 7 2775
整个BANK的IO都不用,对应的VCCO是不是可以不加滤波电容
2011-12-1 20:51 17 4264
[modelsim] 用FIFO的时候,用原语与用IP什么区别啊
2011-12-1 19:03 7 2952
[modelsim] Bulit— in fifo 与blockram 区别
2011-12-1 12:54 3 3707
求救Quartus不能直接调用modelsim attach_img
2011-12-1 09:42 6 3488
有点头脑发晕,SPARTAN 3A没有比较器IP
2011-11-30 23:16 9 2999
入门必备——几款不错的开发板资料 attachment
2011-11-29 21:52 4 3000
求教有关FPGA的内部RAM~
2011-11-29 20:02 2 3658
CPLD上的NC脚可以接地吗?
2011-11-29 16:07 2 3491
编译错误求教 attach_img
2011-11-29 10:49 3 1379
如何用一个二选一mux和一个inv实现异或?
2011-11-29 09:19 3 7641
有用FPGA实现IIC功能的吗?
2011-11-28 19:46 2 2100
请教FPGA加电时序. attach_img
2011-11-28 16:10 6 2534
SPI-4.2 动态相位调整 attachment
2011-11-28 13:58 3 2061
基于FPGA的IIC总线设计
2011-11-28 10:33 5 3205
[matlab] 调用IP核时出现如下警告,然后仿真不能运行
2011-11-27 21:17 5 7802
求助,关于modelsim 的**
2011-11-27 19:24 0 2606
[CPLD] XC3S1400AN 内部FLASH加载问题求救 attach_img
2011-11-26 14:09 2 3909
请教一个FPGA控制ADC的问题 attach_img  ...2
2011-11-26 14:07 20 4546
赛灵思最新技术校园巡演
2011-11-25 23:17 13 2918
[matlab] 求问:EDK中综合以太网控制器时遇到的问题
2011-11-25 21:53 11 3170
FPGA挂载DDR的思考
2011-11-25 20:39 4 2922
有关modelsim6.5b仿真报错的问题
2011-11-25 14:00 5 4899
xilinx的FIFO IP核求教?
2011-11-25 10:35 2 3396
LTE基带目标设计平台方案详解
2011-11-24 22:18 5 2123
新手问问 谁能给简单介绍一下EDA/PLD技术
2011-11-24 16:32 1 1955
FPGA基础知识
2011-11-24 15:52 2 2476
大家讨论下 用system generator 还是AccelDsp
2011-11-24 13:59 9 3722
请教GSM:第一次使用,不知道配置接线怎么回事. attachment  ...2
2011-11-24 13:58 20 3674
求各位爷给个modesim的安装包加**
2011-11-24 11:22 2 2594
请教: IP/VREF脚怎么配置成VREF或者IP
2011-11-23 23:51 3 2639
modelsim支持system verilog仿真吗
2011-11-23 21:08 2 4883
《爱上FPGA开发——特权和你一起学NIOS II》新书预售优惠
2011-11-23 19:52 5 3828
求 xilinx ise 软件
2011-11-23 18:39 3 2336
[Quartus] 如何使用约束 将一个接收模块放在接近IO脚的区域 attach_img
2011-11-23 16:04 18 7100
多的不说,一句话: 感谢GSM猴哥
2011-11-23 15:32 7 2245
Xilinx CPLD(XC95144XL)开发板
2011-11-23 09:05 1 2801
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

返回顶部 返回版块