FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 1|主题: 14200|帖子: 104294 收藏 (179)

1 ... 288 289 290 291292293 294 295 ... 355 / 355 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


不能发帖问题还是没有解决有时候发的起有时候发不起 AC wahahaabc 2011-11-1 07:43 11 1447
xilinx ise与modelsim的库问题 XILINX modelsim se 绿豆_xyz 2011-11-1 07:26 7 8774
急贴！！！求帮助！求速回答，谢谢 ce ip核 ip woshidashitou 2011-10-31 20:53 6 1964
FPGA群125729568 FPGA PGA FPGA技术 bluebluewind 2011-10-31 15:01 2 2230
使能时钟时钟控制电平 chen_tony12 2011-10-31 13:34 0 1916
EP2C35F672C6 cq_sunny_fish 2011-10-31 12:00 4 1942
xilkernel 操作系统 kernel 操作系统多线程 why198729 2011-10-31 10:16 0 2083
求助 ottomia 2011-10-30 22:21 5 1810
Verilog中的行为级，RTL级，门电路级都代表什么意思？ RTL verilog 电路 weshiluwei6 2011-10-30 09:56 2 4120
RTL级设计 RTL 代码 tianyu01 2011-10-30 09:08 3 2239
为什么要学FPGA？ ...2 FPGA IPCore pc drentsi 2011-10-29 23:44 27 7361
求助？？？？？ altera COM LTE binghevszhanshi 2011-10-29 23:14 2 1560
求Modelsim10.0 的License license modelsim xiao6666 2011-10-29 22:09 2 2078
玩ARM还是玩FPGA? ...2 3 ARM FPGA 操作系统 jiyiche 2011-10-29 11:58 59 9505
quartus ii 能生成自己的ip核么？ ip核 sdc666 2011-10-29 10:56 3 5972
关羽时序分析中的关键路径时序 sunt8707 2011-10-29 08:45 2 1938
请教FPGA问题 FPGA 器件 yangchao1p 2011-10-29 08:44 4 1821
[matlab] 求助！第一次用EDK，在generate libraries and BSPs这一步出错 ...2 BSP AN ps miaz 2011-10-28 20:29 24 3728
用EDK生成的IP核在ISE中如何调用? ip核 se ip xiao6666 2011-10-28 16:00 2 2724
最近俺怎么发不了帖子了 ...2 wahahaabc 2011-10-28 15:13 30 3725
新手求教 FPGA PGA 嵌入式 vergil_gxw 2011-10-28 13:01 16 1800
cyclone 4配置问题 cyclone se JTAG 888zyx 2011-10-28 10:32 5 4456
推荐几本书。。。 FPGA PGA 电子可木 2011-10-27 22:59 6 2403
使用EDK遇到问题，请求帮助触发 ip xiao6666 2011-10-27 22:32 3 1486
下决心了fpga FPGA PGA fdklmj 2011-10-27 20:03 18 3142
新手请教啦~ rs232 RS 517650971 2011-10-27 14:25 2 2031
FPGA调试基础知识(zz) 调试 FPGA 基础知识 AutoESL 2011-10-26 22:39 14 2408
咨询AD7482输出口总为高 AD 电平 ST sxpypeifeng 2011-10-26 22:00 4 1794
nios使用的问题 NIOS 编译 FPGA wangjun403 2011-10-26 13:34 0 1294
请推荐价格便宜的CPLD PLD 电路 zjczm 2011-10-26 04:22 8 3488
TSMC宣布的28nm进入量产阶段 TSMC ST AN hjjnet 2011-10-25 17:56 10 2939
请教modelsim和时序约束的两个小问题。 modelsim 时序 SIGNAL rokwlp 2011-10-25 17:40 5 2693
FPGA的发展史(zz) FPGA PLD XILINX AutoESL 2011-10-25 13:44 11 3467
[VHDL] virtex-5开发板上PCIE模式时F1要接什么？ PCIe Virtex-5 开发板 jiyiche 2011-10-25 00:24 4 2337
关于一个读写的问题读写编译 vergil_gxw 2011-10-24 18:05 18 2076
FPGA能进行vhdl和verilog混合开发吗? FPGA verilog VHDL AutoESL 2011-10-24 17:53 18 5811
求LWIP的一些参考代码 lwIP 代码 spartan pocker5200 2011-10-24 15:46 0 1803
[matlab] 新手上路：关于master与slave Master slave 总线 clp510 2011-10-23 22:08 18 3344
添加chipscope的问题 ChipScope ce ck xlinxer 2011-10-23 22:07 10 4365
抢!!! xilinx上海FPGA最新课程技术研讨会 ...2 研讨会 XILINX FPGA SuperX-man 2011-10-23 20:11 23 4538