FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 2|主题: 14230|帖子: 104423 收藏 (179)

1 ... 288 289 290 291292293 294 295 ... 356 / 356 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


听说有VHDL和Verilog转换工具，求一个～ verilog VHDL 转换工具星星之火红 2011-11-4 07:18 18 3677
[设计心得]UG380 UG AN hjjnet 2011-11-4 07:15 13 3212
MAP出错 TE ce se iampeter 2011-11-4 07:08 11 7458
找人做fpga 学习版 FPGA PGA tianjing155 2011-11-3 21:31 3 2130
分频器疑惑分频器仿真 LSI magic_yuan 2011-11-3 21:04 7 2419
altera 最强的cpld是什么信号啊？ altera 信号 Windmill_CN 2011-11-3 20:21 8 1984
[周年献礼]Xilinx初使用 ...2 XILINX 管脚原理图 wisology 2011-11-3 18:14 20 3883
呃有关PCB与FPGA ...2 FPGA PCB protel jakfens 2011-11-3 13:31 38 4231
FPGA的分坛子 FPGA PGA 开发者 qq124469142 2011-11-3 12:20 7 2549
一个CPLD引脚可以带几个门？ PLD 引脚 Windmill_CN 2011-11-3 12:14 0 1593
Xilinx Zynq-7000 news from ARM TechCon HC ROM TE hjjnet 2011-11-3 09:09 13 2868
世界上容量最大的FPGA V7-2000T ...2 3 FPGA PGA AutoESL 2011-11-3 07:30 46 7879
为啥是2.5D而不是3D？立体堆叠FPGA是否可行？ FPGA 时序芯片 metallcat 2011-11-3 07:26 3 2744
[VHDL] v5板子上的LCD怎么用 LCD CD 开发板 clp510 2011-11-3 07:24 10 2854
Xilinx 上海招聘: Senior SAE ...2 IO se ni AutoESL 2011-11-2 22:48 35 4518
关于dsp builder 9.0*问题 builder DSP AC gavin_m 2011-11-2 20:04* 1 3011
[matlab] 猴哥，给我们写一个EDK的slave和master*吧 ...2 Master slave TE xjsxjtu 2011-11-2 19:02* 27 4181
xinlinx的pcie IP Core的应用求教！ ip PCIe ilearning 2011-11-2 19:00 7 3124
大家谈谈和FPGA的第一次亲密接触吧 ...2 FPGA EDA verilo AutoESL 2011-11-2 18:59 34 4582
NIOS IO口边沿中断的问题 NIOS TE Input wangjun403 2011-11-2 16:33 3 2434
如何实现EDK中调用ISE里面的IP核 ...2 ip核 se ip wmsk 2011-11-2 13:27 20 5155
[VHDL] 赛灵思V5实现PCIE IP核的控制问题，求助！谢谢 ...2 ip核 PCIe 控制 woshidashitou 2011-11-2 13:26 37 6286
【转】有感于摩根大通用XILINX FPGA做金融超级计算机 ...2 3 FPGA XILINX 超级计算机 AutoESL 2011-11-2 07:35 51 7055
Verilog 视频讲解 ...2 3 verilog verilo GoldSunMonkey 2011-11-2 07:34 45 6949
同学们，ise13.3已经可以下载了 se 明空 2011-11-2 07:30 12 2951
Xilinx的软件和设计工具简介 XILINX 软件 se AutoESL 2011-11-1 20:29 15 2706
[matlab] EDK里的sdk调用 sdk FOR IO miaz 2011-11-1 20:12 2 1972
抢楼活动非官方，我自己计算的中奖名单（不具官方效力） go monkey ixia GoldSunMonkey 2011-11-1 11:16 13 8167
[matlab] 求助啊，ise编译错误，6.1中有，7.1和10.1没问题 ...2 se 编译 ce mxjtracy 2011-11-1 10:39 22 10293
VHDL中的SRL运算符可以被综合吗？使用时要包含哪个库 VHDL 运算符 definition chinaitboy 2011-11-1 09:22 2 4117
FPGA周年献礼活动进行的怎么样了？ ...2 3 FPGA PGA wisology 2011-11-1 08:24 40 5339
不能发帖问题还是没有解决有时候发的起有时候发不起 AC wahahaabc 2011-11-1 07:43 11 1668
xilinx ise与modelsim的库问题 XILINX modelsim se 绿豆_xyz 2011-11-1 07:26 7 9127
急贴！！！求帮助！求速回答，谢谢 ce ip核 ip woshidashitou 2011-10-31 20:53 6 2197
FPGA群125729568 FPGA PGA FPGA技术 bluebluewind 2011-10-31 15:01 2 2514
使能时钟时钟控制电平 chen_tony12 2011-10-31 13:34 0 2080
EP2C35F672C6 cq_sunny_fish 2011-10-31 12:00 4 2198
xilkernel 操作系统 kernel 操作系统多线程 why198729 2011-10-31 10:16 0 2342
求助 ottomia 2011-10-30 22:21 5 2103
Verilog中的行为级，RTL级，门电路级都代表什么意思？ RTL verilog 电路 weshiluwei6 2011-10-30 09:56 2 4368