FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14355|帖子: 104807

1 ... 284 285 286 287288289 290 291 ... 359 / 359 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


谁有EZ-USB的driver啊 driver USB EZ-USB mygirlzsyg603 2011-12-28 20:23 7 2499
xilinx的slice是什么意思？ ICE XILINX ic clp510 2011-12-28 19:03 11 10990
请教猴哥，为什么在仿真testbench中用 forever语句时总出错 FOR ev 仿真 nongfuxu 2011-12-28 19:02 16 3738
xilinx的调试工具是那个？有山寨的没？ XILINX 调试 FPGA sunshine98 2011-12-28 19:00 7 2838
chipscope pro的使用 ChipScope XILINX 逻辑分析仪 clp510 2011-12-28 17:38 6 2450
求xapp705文档的参考设计 App 参考设计 ce 钻研的鱼 2011-12-28 17:20 4 2748
[matlab] 急急急 hardware AN learn clp510 2011-12-27 20:58 7 2540
学习FPGA的注意事项 FPGA se verilog jamie-ma 2011-12-27 14:26 7 2494
28nm创新加速FPGA应用 FPGA 赛灵思 ps lzlong 2011-12-27 14:05 4 2317
[Xilinx]北京研发中心新增校园招聘职位 XILINX TI AutoESL 2011-12-27 13:57 12 3589
[Quartus] vccaux的约束问题 CONFIG 原理图开发板 zbhbyc 2011-12-27 13:52 7 4909
祝版上所有的朋友圣诞节快乐 XILINX GoldSunMonkey 2011-12-27 13:52 8 2368
FPGA时序收敛设计技巧 FPGA 时序收敛 I/O ertu 2011-12-26 23:32 18 3449
夏宇闻老师谈FPGA学习整理 ...2 FPGA 工程师 verilo 后来的我们 2011-12-26 23:31 37 5325
新人请教关于T触发器的问题~~~ 触发器 ST ic mhanchen 2011-12-26 13:12 0 2211
在FPGA设计环境中加时序约束的技巧时序 FPGA设计时钟 ertu 2011-12-26 13:07 7 2223
【资料下载】赛灵思28nm7系fpga集成了模拟功能大家就方便了赛灵思集成 FPGA giftFPGA 2011-12-26 10:58 1 2558
【领奖】周年活动奖品发放已截止 ...2 go AN monkey SuperX-man 2011-12-25 16:12 20 4421
求教，ISE怎么例化子模块 se panhaojie 2011-12-25 16:00 12 6426
fpga 语句执行时间？fpga与cpu的关系？ FPGA verilog dami270568577 2011-12-24 00:56 5 4608
[modelsim] Virtex-6 FPGA FPGA virtex-6 se GoldSunMonkey 2011-12-23 22:53 0 2267
verilog中的井号 verilog TE meter 274643473 2011-12-23 19:05 13 10839
FPGA控制SRAM读写问题控制读写 FPGA isophie 2011-12-23 10:51 1 2317
请教CPLD仿真问题仿真 ST tom_2_2 2011-12-23 09:45 2 2046
MIG设计DDR2控制器请教 DDR2控制器内存 4G kuige0803 2011-12-22 23:58 3 3481
请推荐FPGA的书籍 FPGA altera TE easyads 2011-12-22 15:59 0 2324
[CPLD] Spartan-3 开发板原理图 ...2 开发板原理图 Spartan-3 AC giftyouth 2011-12-22 13:08 23 5124
altera中文论坛上线啦！！ altera LTE TE allan0403 2011-12-22 10:37 0 1986
altera中文论坛上线啦！！ altera LTE TE allan0403 2011-12-22 10:36 0 1902
[matlab] memory ip的生成 memory ip clp510 2011-12-21 23:54 7 2552
求JPEG相关的HDL参考设计 HDL JPEG 参考设计星星之火红 2011-12-21 23:52 4 1574
基于赛灵思spartan-3 的CCD的硬件驱动电路设计赛灵思 Spartan-3 CCD ooljo 2011-12-21 15:55 10 3522
ARM主控+FPGA~可以扩展IIC接口的位数么 ARM FPGA iic接口 qrswll 2011-12-21 12:42 2 3113
cpld硬件问题硬件时钟 ynln 2011-12-21 12:26 4 2547
有关FPGA驱动过LCD的不解 LCD fpga驱动 XILINX lgm888 2011-12-21 11:42 19 3377
初学verilog，前辈推荐几本好书。 verilog verilo huaiyuan 2011-12-21 11:15 2 2107
ISE10中输入汉字注释，关闭再打开变成乱码，求解决方法？ se izefei 2011-12-21 01:00 4 3465
请问FPGA实现顺序语句的机制是什么呢？ FPGA实现计算机 HDL chinaitboy 2011-12-20 21:06 13 4411
ISE实现各流程对应IC前端还是后端？ se ic trans jiyiche 2011-12-20 20:46 1 2552
[matlab] 请教如何在Project Navigator中加载bootloop ...2 boot project navigator zuphen 2011-12-20 20:45 21 5554