今日: 0|主题: 14256|帖子: 104506 收藏 (180)
GSM给您解释解释XILINX Implement的选项的含义(完成) attach_img digest agree  ...2
2011-12-8 07:07 31 7481
VHDL中的定义疑惑
2011-12-8 06:53 14 2235
编译错误求教
2011-12-7 19:14 0 1676
ep3c10e144c8的epcs接法,求高手指教
2011-12-7 17:05 6 2426
大虾们:下面是verilog语言,请问是什么意思?
2011-12-7 16:42 0 2332
求助动态时钟的解决方法
2011-12-7 12:32 12 2704
1602液晶的问题
2011-12-7 09:56 1 2064
ADS中文版使用指南 attachment agree  ...2
2011-12-7 06:55 26 3680
timescale应该怎么设置---FPGA
2011-12-6 21:53 1 2321
Verilog HDL---CPU技术简介---附件 attachment
2011-12-6 21:06 18 2534
夏宇闻fpga教程:Verilog HDL的基本语法 attachment
2011-12-6 20:40 9 2447
求助:怎样将一组数据通过串口传到PC
2011-12-6 20:14 7 2667
FPGA的RAM容量 区别
2011-12-6 16:45 4 2316
特权的两本书...
2011-12-6 00:02 2 2351
求教时序约束的优先级
2011-12-5 22:40 9 1627
ISE 13.3 **版的lisense 哪位大侠有啊
2011-12-5 22:12 1 3858
【求助】Ignored vector source file node
2011-12-5 21:35 0 3559
【转】各类开源IP下载(USB, ATA以及算法类IP)
2011-12-5 16:50 16 2963
NIOS 找不到库文件,谁知道怎么回事啊
2011-12-5 15:46 1 1945
[VHDL] RockIO核配置问题 attachment
2011-12-5 11:18 16 3378
[Quartus] SPARTAN-6 PLL问题请教
2011-12-5 07:04 15 7112
FPGA就业待遇怎么样
2011-12-4 22:53 1 3057
关于外设驱动API的问题
2011-12-4 21:34 3 2261
FPGA--SD卡开发难度
2011-12-4 14:59 13 5203
xilinx与altera逻辑单元对比
2011-12-4 14:32 5 6528
求助:ISE13.1 编译完成后,还是显示问号
2011-12-4 12:43 12 3233
Xilinx USB下载电缆  ...2
2011-12-3 23:33 20 4035
Kintex-7、PlanAhead、ZYNQ-7000 EPP不负众望获得三大奖  ...2
2011-12-3 23:09 33 3988
关于Quartus II中如何自定义库
2011-12-3 22:26 0 3990
新手~一段很简单的代码~
2011-12-3 21:41 12 2574
LVDS程序请教 attachment  ...2
2011-12-3 21:11 26 4357
CMOS图像传感器
2011-12-3 21:07 5 2631
怎样挑选FPGA开发板
2011-12-2 16:56 2 2208
从零走进FPGA世界
2011-12-2 11:43 9 2967
alter FFT IP 8.1 得不到结果
2011-12-2 09:26 7 2659
整个BANK的IO都不用,对应的VCCO是不是可以不加滤波电容
2011-12-1 20:51 17 4076
[modelsim] 用FIFO的时候,用原语与用IP什么区别啊
2011-12-1 19:03 7 2889
[modelsim] Bulit— in fifo 与blockram 区别
2011-12-1 12:54 3 3542
求救Quartus不能直接调用modelsim attach_img
2011-12-1 09:42 6 3362
有点头脑发晕,SPARTAN 3A没有比较器IP
2011-11-30 23:16 9 2935
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则