收藏本版 |订阅

今日: 0|主题: 14363|帖子: 104827

求一块Altera DE0,有的跟帖留言
2012-1-18 01:14 1 2105
热烈欢迎“ddllxxrr”加入X-man勋章预备队
2012-1-17 20:39 11 2591
请教一段小代码,困扰了很久 attach_img
2012-1-17 16:49 3 2025
【休假通知】从明天起,我将休假。祝大家新春快乐。
2012-1-16 19:12 9 2484
epm7256停产了么?我急需几片啊。谁能帮我找找,真要命
2012-1-16 17:33 2 2568
请教ISE约束中时序的余量的设置
2012-1-16 14:12 5 2873
赛灵思推出关键互联IP打造新一代 LTE
2012-1-16 13:12 11 2379
请教: 怎样理解ISE map后产生的REPORT?
2012-1-16 13:10 3 3555
请教一个ISE使用进行时序约束的问题 attach_img
2012-1-16 09:53 5 3385
可编程系统芯片(PSC)在智能电池管理中的应用
2012-1-16 07:17 7 2580
深入了解赛灵思System Generator中的时间参数
2012-1-16 07:15 9 2736
请教:spartan 3e的DCM_SP的时序约束
2012-1-14 21:03 0 2944
ise 13.2 会自动添加IBUFG和BUFG嘛?
2012-1-14 15:45 13 7042
基于赛灵思FPGA的硬件加速技术打造高速系统
2012-1-13 15:59 5 2265
请教高手,关于Verilog HDL 程序编译
2012-1-13 14:54 2 2920
首本基于FPGA的SoC设计原型方法手册面世
2012-1-13 07:14 0 1963
编译问题求助
2012-1-12 18:36 1 1976
热烈庆祝“明空”晋升为三级X-man  ...2
2012-1-12 18:23 32 5256
FPGA调试基础知识 attachment
2012-1-12 18:17 14 2448
pecl信号与cml信号应该怎么接?
2012-1-12 17:24 2 2718
为软件工 程师揭开FPGA的神秘面纱
2012-1-12 12:39 17 2799
赛灵思混合信号解决方案白皮书 attachment
2012-1-12 12:37 5 2125
xilinx FPGA设计经验小谈  ...2
2012-1-12 12:33 29 6357
proxy setup是什么啊?
2012-1-12 09:34 0 2780
赛灵思:多重创新技术引领28nm潮流
2012-1-12 07:43 3 2047
PlanAhead 辅导资料及相关视频资源 agree
2012-1-12 07:42 17 3457
[VHDL] Xilinx VirtexTM-5系列PCB设计实例
2012-1-12 07:15 0 2073
祝福版上所有朋友2012大吉大利 agree  ...2
2012-1-11 23:24 29 3929
DCM模块的UCF问题
2012-1-11 22:22 5 3251
请教综合实现中出现的问题
2012-1-11 22:06 14 4606
用PlanAhead设计的人多吗?  ...23
2012-1-11 21:13 46 7100
请教GSM,对RAM块的数据写入时序问题  ...2
2012-1-11 14:58 21 4951
有点晕,pa attach_img  ...2
2012-1-11 08:45 27 3551
[Quartus] 赛灵思发布基于Spartan-6 FPGA的最新消费数字电视
2012-1-11 08:41 6 2586
赛灵思 LTE 和LTE-A 无线网络基础架构
2012-1-11 07:27 3 2819
赛灵思推出DTV可编程平台
2012-1-11 07:23 3 2378
请教: 加法器IP例化后出错.
2012-1-11 01:55 5 3045
请教:有理数乘法器输出的有效位数
2012-1-11 01:54 8 2659
比较电路的毛刺 为什么呢? attach_img
2012-1-10 19:16 6 2893
求教个时钟问题,解决了给20分!
2012-1-10 19:15 6 3966
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部