FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14373|帖子: 104883

1 ... 277 278 279 280281282 283 284 ... 360 / 360 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


关于I2C总线的速度 I2C总线 FPGA PGA wxfxwk1986 2012-2-26 20:24 8 2510
借助赛灵思第二代目标设计平台赢取新的市场赛灵思 PGA FPGA GoldSunMonkey 2012-2-26 10:43 5 2692
赛灵思首批加速7系列FPGA设计生产力和系统集成的设计平台赛灵思 FPGA设计 GoldSunMonkey 2012-2-26 10:37 8 2563
赛灵思：超越摩尔定律赛灵思摩尔定律 PGA anqier1 2012-2-26 10:36 7 2457
LX9 Microbloard第一轮问题答案 ...2 Micro NET PGA SuperX-man 2012-2-26 09:42 24 12665
做FPGA的前途，供讨论，求解 FPGA PGA ps huazi715 2012-2-25 22:38 10 3410
怎么转积分 sxakzhurongkang 2012-2-25 21:05 10 2392
IO_L06N_0/VREF脚作输入脚时报错。 vr IO 管脚 nongfuxu 2012-2-25 20:11 7 2728
赛灵思的功耗评估工具已经推出便携版本（IPhone Andriod） Andriod iphone 赛灵思 GoldSunMonkey 2012-2-25 11:28 10 2662
ISE12.4要和什么版本的modelsim兼容呢？ modelsim se 674467523 2012-2-25 09:20 5 2885
最近心血来潮玩了一下modelsim 来了个错误 modelsim ADM AN jakfens 2012-2-24 23:52 17 4300
上午论坛怎么挂掉了 ifpga 2012-2-24 23:37 6 2035
关于TCO tc 代码编写 ifpga 2012-2-24 23:23 9 2138
ISE中编译仿真库问题 se 编译仿真 memory130 2012-2-24 23:22 1 2344
视频消隐 LCD 扫描线电平 why2009a 2012-2-24 21:33 12 2767
[FPGA] JTAG下载线初始化出错，大家看看什么问题？ JTAG AC IMPACT dhjwahaha 2012-2-24 17:21 9 3282
请教,lwip中netbuf_free和netbuf_delete有何区别? lwIP NET TE g527727372 2012-2-24 14:44 0 4033
怎么对Verilog定义的memory初始赋值 memory verilog verilo ylanxuez 2012-2-24 12:35 6 8346
求助 quartus2 仿真双向接口 UART 仿真 rainsyeah 2012-2-24 11:20 1 2084
2012 第一场Xilinx免费大型最新课程培训: 深圳 2012-2-24 XILINX 赛灵思 AD E-Elements 2012-2-23 20:44 10 2642
赛灵思全面提升7系列FPGA的设计生产力和系统集成能力赛灵思 FPGA GoldSunMonkey 2012-2-23 20:39 3 3085
ZYNQ的开发过程是不是和MB和PPC一样啊？ zynq pc mb edacsoft 2012-2-23 16:35 4 2219
怎么样进行DCM仿真? DCM 仿真 AC nongfuxu 2012-2-23 16:02 9 2749
双向IO怎么处理 IO 端口双向端口 ifpga 2012-2-23 10:39 6 2769
FPGA之时序问题 FPGA PGA 时序 cherished 2012-2-23 00:07 18 5025
一般情况fpga从上电到程序运行，需要多少延时？ FPGA PGA 芯片 chinaitboy 2012-2-22 21:02 3 3051
猴哥：modelsim6.5c 和modelsim6.5se区别 modelsim se edacsoft 2012-2-22 19:09 17 3889
Xilinx 有没有SDIO的参考设计？ XILINX 参考设计 sd ifpga 2012-2-22 17:34 11 4248
FPGA的高端技术寻租 FPGA hz 控制 lll8723 2012-2-22 16:10 0 2091
Spartan6 Core Generator DDR3 generator DDR3 spartan6 why2009a 2012-2-22 16:05 1 2471
ISE进行设计实现时提示错误 se TE ce memory130 2012-2-22 13:58 2 2835
如图modelsim时序仿真时波形上方message行的红色提示什么？时序 message modelsim loveajia 2012-2-22 13:57 7 4153
altera中文论坛上线啦！！ altera LTE TE allan0403 2012-2-22 11:21 6 3918
[Quartus] EMAC时钟输出为什么使用DDR 时钟 DDR mac ifpga 2012-2-21 17:15 6 3222
痛苦的过程,好的结果! HDL hd FPGA nongfuxu 2012-2-21 17:04 6 2474
一般1个vhd文件中，写几个process比较好 PROCESS hd ce michelle123 2012-2-21 16:11 1 2092
quartus 11.1 无法安装device Device altera ysdx 2012-2-21 14:27 0 6124
[matlab] modelsim编译xilinx仿真库的问题编译仿真 XILINX mygirlzsyg603 2012-2-21 10:38 18 4962
开源项目，基于EPC3C25F324的FPGA开发板，欢迎加入 FPGA开发板开源 liangziusb 2012-2-21 08:40 6 4459
关于CMT中PLL移相的问题 PLL mt hihii 2012-2-20 23:39 14 3050