FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 7|主题: 14259|帖子: 104537 收藏 (180)

1 ... 278 279 280 281282283 284 285 ... 357 / 357 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


active在VHDL中是关键字吗？ active VHDL hlhfootbal 2012-1-31 22:06 0 2032
怎么产生coe文件. ROM nongfuxu 2012-1-31 16:50 14 14145
请教：Xst:2591 这样的警告要紧吗？ ST TE TI nongfuxu 2012-1-30 14:07 4 2026
请教:怎么对输出时钟进行约束? 时钟信号数模转换器 nongfuxu 2012-1-28 10:24 7 3170
[Quartus] 加入chipscope 后map 报错，请兄弟们帮看看 ChipScope mb number yuxhuitx 2012-1-27 10:26 3 9983
又遇到一个问题: ERROR:Place 1012 AC ce AI nongfuxu 2012-1-27 10:12 9 4277
头大的SCH! ST AD DDS nongfuxu 2012-1-26 18:01 2 2687
猴哥这个讲座卖羊头卖狗肉 ARM FPGA PGA edacsoft 2012-1-26 11:53 6 2351
altera可不可以动态配置io口? altera IO 指令 leasor 2012-1-22 09:40 3 2679
ISE V13中,怎么防止约束串扰? se 串扰管脚 nongfuxu 2012-1-21 16:54 7 3328
采用FPGA实现视频应用中的OSD设计 ...2 sd FPGA实现 os tikelu 2012-1-19 07:07 24 3818
[CPLD] 实际功耗大于datasheet上标注值 datasheet 电流 ic pianran 2012-1-18 23:54 5 2734
USB接口的使用 USB接口控制 FPGA michelle123 2012-1-18 23:06 9 2067
基于Virtex5的Gbps无线通信基站设计 Gbps virtex ertu 2012-1-18 21:23 16 2867
Xilinx 7Series FPGAS Series XILINX FPGAs jameswangchip 2012-1-18 15:46 1 2663
EDK中UCF EDK UCF michelle123 2012-1-18 12:42 9 2049
求一块Altera DE0，有的跟帖留言 altera LTE TE philoman 2012-1-18 01:14 1 1974
热烈欢迎“ddllxxrr”加入X-man勋章预备队 AN 赛灵思 FPGA SuperX-man 2012-1-17 20:39 11 2351
请教一段小代码，困扰了很久代码 ST RS tom_2_2 2012-1-17 16:49 3 1907
【休假通知】从明天起，我将休假。祝大家新春快乐。新春快乐说声对不起 GoldSunMonkey 2012-1-16 19:12 9 2402
epm7256停产了么？我急需几片啊。谁能帮我找找，真要命 tc thzbigone 2012-1-16 17:33 2 2491
请教ISE约束中时序的余量的设置时序 se hz nongfuxu 2012-1-16 14:12 5 2724
赛灵思推出关键互联IP打造新一代 LTE LTE 赛灵思 ip GoldSunMonkey 2012-1-16 13:12 11 2171
请教: 怎样理解ISE map后产生的REPORT? Report se ST nongfuxu 2012-1-16 13:10 3 3445
请教一个ISE使用进行时序约束的问题时序 se 时钟 nongfuxu 2012-1-16 09:53 5 3177
可编程系统芯片（PSC）在智能电池管理中的应用电池管理 opple 2012-1-16 07:17 7 2321
深入了解赛灵思System Generator中的时间参数 System 赛灵思 generator hihu 2012-1-16 07:15 9 2475
请教:spartan 3e的DCM_SP的时序约束 DCM spartan 时序 nongfuxu 2012-1-14 21:03 0 2744
ise 13.2 会自动添加IBUFG和BUFG嘛？ se 信号 ST nongfuxu 2012-1-14 15:45 13 6752
基于赛灵思FPGA的硬件加速技术打造高速系统赛灵思 FPGA opple 2012-1-13 15:59 5 2082
请教高手，关于Verilog HDL 程序编译编译 verilog HDL shizz 2012-1-13 14:54 2 2813
首本基于FPGA的SoC设计原型方法手册面世 FPGA SoC设计 ps ooljo 2012-1-13 07:14 0 1804
编译问题求助编译 hd ST hlhfootbal 2012-1-12 18:36 1 1857
热烈庆祝“明空”晋升为三级X-man ...2 AN 赛灵思 FPGA SuperX-man 2012-1-12 18:23 32 4878
FPGA调试基础知识 FPGA 基础知识调试 ooljo 2012-1-12 18:17 14 2228
pecl信号与cml信号应该怎么接? 信号 longcomeon 2012-1-12 17:24 2 2517
为软件工程师揭开FPGA的神秘面纱 FPGA 软件处理器 ooljo 2012-1-12 12:39 17 2520
赛灵思混合信号解决方案白皮书混合信号赛灵思 FPGA ooljo 2012-1-12 12:37 5 1934
xilinx FPGA设计经验小谈 ...2 FPGA设计 XILINX hz drentsi 2012-1-12 12:33 29 5893
proxy setup是什么啊? setup Proxy AN nongfuxu 2012-1-12 09:34 0 2651