FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 1|主题: 14237|帖子: 104450 收藏 (180)

1 ... 274 275 276 277278279 280 281 ... 356 / 356 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] JTAG下载线初始化出错，大家看看什么问题？ JTAG AC IMPACT dhjwahaha 2012-2-24 17:21 9 2852
请教,lwip中netbuf_free和netbuf_delete有何区别? lwIP NET TE g527727372 2012-2-24 14:44 0 3700
怎么对Verilog定义的memory初始赋值 memory verilog verilo ylanxuez 2012-2-24 12:35 6 7951
求助 quartus2 仿真双向接口 UART 仿真 rainsyeah 2012-2-24 11:20 1 1935
2012 第一场Xilinx免费大型最新课程培训: 深圳 2012-2-24 XILINX 赛灵思 AD E-Elements 2012-2-23 20:44 10 2334
赛灵思全面提升7系列FPGA的设计生产力和系统集成能力赛灵思 FPGA GoldSunMonkey 2012-2-23 20:39 3 2767
ZYNQ的开发过程是不是和MB和PPC一样啊？ zynq pc mb edacsoft 2012-2-23 16:35 4 1930
怎么样进行DCM仿真? DCM 仿真 AC nongfuxu 2012-2-23 16:02 9 2487
双向IO怎么处理 IO 端口双向端口 ifpga 2012-2-23 10:39 6 2440
FPGA之时序问题 FPGA PGA 时序 cherished 2012-2-23 00:07 18 4492
一般情况fpga从上电到程序运行，需要多少延时？ FPGA PGA 芯片 chinaitboy 2012-2-22 21:02 3 2703
猴哥：modelsim6.5c 和modelsim6.5se区别 modelsim se edacsoft 2012-2-22 19:09 17 3468
Xilinx 有没有SDIO的参考设计？ XILINX 参考设计 sd ifpga 2012-2-22 17:34 11 3815
FPGA的高端技术寻租 FPGA hz 控制 lll8723 2012-2-22 16:10 0 1847
Spartan6 Core Generator DDR3 generator DDR3 spartan6 why2009a 2012-2-22 16:05 1 2375
ISE进行设计实现时提示错误 se TE ce memory130 2012-2-22 13:58 2 2513
如图modelsim时序仿真时波形上方message行的红色提示什么？时序 message modelsim loveajia 2012-2-22 13:57 7 3857
altera中文论坛上线啦！！ altera LTE TE allan0403 2012-2-22 11:21 6 3486
[Quartus] EMAC时钟输出为什么使用DDR 时钟 DDR mac ifpga 2012-2-21 17:15 6 2827
痛苦的过程,好的结果! HDL hd FPGA nongfuxu 2012-2-21 17:04 6 2146
一般1个vhd文件中，写几个process比较好 PROCESS hd ce michelle123 2012-2-21 16:11 1 1941
quartus 11.1 无法安装device Device altera ysdx 2012-2-21 14:27 0 5672
[matlab] modelsim编译xilinx仿真库的问题编译仿真 XILINX mygirlzsyg603 2012-2-21 10:38 18 4616
开源项目，基于EPC3C25F324的FPGA开发板，欢迎加入 FPGA开发板开源 liangziusb 2012-2-21 08:40 6 4012
关于CMT中PLL移相的问题 PLL mt hihii 2012-2-20 23:39 14 2765
nios+ucos+lwip最大需要用多大的内存？ lwIP NIOS ucos g527727372 2012-2-20 21:17 1 3199
[matlab] 13.4版本 EDK中下载遇到Data2MEM的问题，求解答急！ boot ce ic jennyzheng 2012-2-20 15:54 8 4368
真的糊了,DCM输入时钟约束到底该按哪个计算? DCM 时钟 hz nongfuxu 2012-2-20 14:16 6 2043
[Quartus] 买个spartan-6开发板要多少钱？ spartan 开发板 Spartan-6 hust60364 2012-2-20 14:14 7 2857
ALTERA PCI IP核DMA传输漏数 altera DMA ip核 xiaoyanzi29 2012-2-20 10:24 0 2001
求助 XILINX PCI IP DMA ...2 DMA ip PCI xiaoyanzi29 2012-2-20 10:18 25 5219
技术团队组建硬件 se TI bast 2012-2-19 19:03 0 1729
Error:NetlistWriters:415 - The design contains secured core(s)..." AI RS 星星之火红 2012-2-19 17:27 2 2237
开源项目智能电梯控制系统开源电梯控制系统 52228254 2012-2-19 16:07 8 4122
国产FPGA——Agate logic & Cwitch ...2 FPGA TE sherry88 2012-2-19 14:20 26 7979
请问各位高手有做过基于fpga 的usb2.0 hub 的吗 FPGA PGA USB huyang1015 2012-2-19 14:18 0 1692
介绍一下哪里有好的Moselsim6.5下载 LSI MOS SIM jakfens 2012-2-19 14:04 8 2111
FPGA 入门 FPGA HDL VHDL theeyesonme 2012-2-19 12:49 10 2358
关于OFFSET约束 ...2 ck setup XilinxUser 2012-2-18 19:45 21 5244
华为授予赛灵思“2011年度核心合作伙伴”大奖华为赛灵思华为公司 SuperX-man 2012-2-18 19:21 11 2274