今日: 0|主题: 14256|帖子: 104503 收藏 (180)
Xilinx 上海招聘: Senior SAE  ...2
2011-11-2 22:48 35 4597
关于dsp builder 9.0**问题 attach_img
2011-11-2 20:04 1 3150
[matlab] 猴哥,给我们写一个EDK的slave和master**吧  ...2
2011-11-2 19:02 27 4314
xinlinx的pcie IP Core的应用 求教! attachment
2011-11-2 19:00 7 3201
大家谈谈和FPGA的第一次亲密接触吧  ...2
2011-11-2 18:59 34 4728
NIOS IO口边沿中断的问题
2011-11-2 16:33 3 2522
如何实现EDK中调用ISE里面的IP核  ...2
2011-11-2 13:27 20 5373
[VHDL] 赛灵思V5实现PCIE IP核的控制问题,求助!谢谢  ...2
2011-11-2 13:26 37 6437
【转】有感于摩根大通用XILINX FPGA做金融超级计算机  ...23
2011-11-2 07:35 51 7270
Verilog 视频讲解 agree  ...23
2011-11-2 07:34 45 7139
同学们,ise13.3已经可以下载了
2011-11-2 07:30 12 3114
Xilinx的软件和设计工具简介
2011-11-1 20:29 15 2872
[matlab] EDK里的sdk调用
2011-11-1 20:12 2 2104
抢楼活动非官方,我自己计算的中奖名单(不具官方效力)
2011-11-1 11:16 13 8246
[matlab] 求助啊,ise编译错误,6.1中有,7.1和10.1没问题 attachment  ...2
2011-11-1 10:39 22 10470
VHDL中的SRL运算符可以被综合吗?使用时要包含哪个库
2011-11-1 09:22 2 4227
FPGA周年献礼活动进行的怎么样了?  ...23
2011-11-1 08:24 40 5545
不能发帖问题 还是没有解决 有时候发的起 有时候发不起 attach_img
2011-11-1 07:43 11 1820
xilinx ise与modelsim的 库问题
2011-11-1 07:26 7 9237
急贴!!!求帮助!求速回答,谢谢
2011-10-31 20:53 6 2338
FPGA群125729568
2011-10-31 15:01 2 2635
使能时钟
2011-10-31 13:34 0 2172
EP2C35F672C6
2011-10-31 12:00 4 2302
xilkernel 操作系统
2011-10-31 10:16 0 2535
求助
2011-10-30 22:21 5 2240
Verilog中的行为级,RTL级,门电路级都代表什么意思?
2011-10-30 09:56 2 4604
RTL级设计
2011-10-30 09:08 3 2667
为什么要学FPGA?  ...2
2011-10-29 23:44 27 8104
求助?????
2011-10-29 23:14 2 1881
求Modelsim10.0 的License
2011-10-29 22:09 2 2447
玩ARM还是玩FPGA?  ...23
2011-10-29 11:58 59 10335
quartus ii 能生成自己的ip核么?
2011-10-29 10:56 3 6476
关羽时序分析中的关键路径
2011-10-29 08:45 2 2244
请教FPGA问题
2011-10-29 08:44 4 2165
[matlab] 求助!第一次用EDK,在generate libraries and BSPs这一步出错 attach_img  ...2
2011-10-28 20:29 24 4271
用EDK生成的IP核 在ISE中如何调用? attach_img
2011-10-28 16:00 2 3153
最近俺怎么发不了帖子了  ...2
2011-10-28 15:13 30 4173
新手求教
2011-10-28 13:01 16 2172
cyclone 4配置问题
2011-10-28 10:32 5 4947
推荐几本书。。。
2011-10-27 22:59 6 2946
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则