今日: 0|主题: 14237|帖子: 104449 收藏 (180)
急贴!!!求帮助!求速回答,谢谢
2011-10-31 20:53 6 2207
FPGA群125729568
2011-10-31 15:01 2 2567
使能时钟
2011-10-31 13:34 0 2141
EP2C35F672C6
2011-10-31 12:00 4 2212
xilkernel 操作系统
2011-10-31 10:16 0 2411
求助
2011-10-30 22:21 5 2149
Verilog中的行为级,RTL级,门电路级都代表什么意思?
2011-10-30 09:56 2 4442
RTL级设计
2011-10-30 09:08 3 2547
为什么要学FPGA?  ...2
2011-10-29 23:44 27 7948
求助?????
2011-10-29 23:14 2 1826
求Modelsim10.0 的License
2011-10-29 22:09 2 2388
玩ARM还是玩FPGA?  ...23
2011-10-29 11:58 59 10174
quartus ii 能生成自己的ip核么?
2011-10-29 10:56 3 6346
关羽时序分析中的关键路径
2011-10-29 08:45 2 2163
请教FPGA问题
2011-10-29 08:44 4 2094
[matlab] 求助!第一次用EDK,在generate libraries and BSPs这一步出错 attach_img  ...2
2011-10-28 20:29 24 4153
用EDK生成的IP核 在ISE中如何调用? attach_img
2011-10-28 16:00 2 3066
最近俺怎么发不了帖子了  ...2
2011-10-28 15:13 30 4051
新手求教
2011-10-28 13:01 16 2118
cyclone 4配置问题
2011-10-28 10:32 5 4802
推荐几本书。。。
2011-10-27 22:59 6 2853
使用EDK遇到问题,请求帮助
2011-10-27 22:32 3 1783
下决心了fpga attach_img
2011-10-27 20:03 18 3486
新手请教啦~
2011-10-27 14:25 2 2290
FPGA调试基础知识(zz) attachment
2011-10-26 22:39 14 2781
咨询AD7482输出口总为高
2011-10-26 22:00 4 1982
nios使用的问题
2011-10-26 13:34 0 1572
请推荐价格便宜的CPLD
2011-10-26 04:22 8 3826
TSMC宣布的28nm进入量产阶段
2011-10-25 17:56 10 3437
请教modelsim和时序约束的两个小问题。
2011-10-25 17:40 5 3080
FPGA的发展史(zz)
2011-10-25 13:44 11 3843
[VHDL] virtex-5开发板上PCIE模式时F1要接什么?
2011-10-25 00:24 4 2577
关于一个读写的问题
2011-10-24 18:05 18 2426
FPGA能进行vhdl和verilog混合开发吗?
2011-10-24 17:53 18 6210
求LWIP的一些参考代码
2011-10-24 15:46 0 2035
[matlab] 新手上路:关于master与slave
2011-10-23 22:08 18 3732
添加chipscope的问题
2011-10-23 22:07 10 4864
抢!!! xilinx上海FPGA最新课程技术研讨会 attach_img  ...2
2011-10-23 20:11 23 5011
verilog parameter 用法请教  ...2
2011-10-23 17:30 34 17271
I2C 可以通过FPGA再连接到芯片上吗?
2011-10-23 16:04 4 1941
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则