订阅

今日: 0|主题: 14267|帖子: 104578

altera 最强的cpld是什么信号啊?
2011-11-3 20:21 8 2139
[周年献礼]Xilinx初使用 attach_img  ...2
2011-11-3 18:14 20 4163
呃 有关PCB与FPGA  ...2
2011-11-3 13:31 38 4567
FPGA的分坛子
2011-11-3 12:20 7 2666
一个CPLD引脚可以带几个门?
2011-11-3 12:14 0 1769
Xilinx Zynq-7000 news from ARM TechCon
2011-11-3 09:09 13 3153
世界上容量最大的FPGA V7-2000T attach_img  ...23
2011-11-3 07:30 46 8198
为啥是2.5D而不是3D?立体堆叠FPGA是否可行?
2011-11-3 07:26 3 3085
[VHDL] v5板子上的LCD怎么用
2011-11-3 07:24 10 3032
Xilinx 上海招聘: Senior SAE  ...2
2011-11-2 22:48 35 4736
关于dsp builder 9.0**问题 attach_img
2011-11-2 20:04 1 3178
[matlab] 猴哥,给我们写一个EDK的slave和master**吧  ...2
2011-11-2 19:02 27 4515
xinlinx的pcie IP Core的应用 求教! attachment
2011-11-2 19:00 7 3319
大家谈谈和FPGA的第一次亲密接触吧  ...2
2011-11-2 18:59 34 4924
NIOS IO口边沿中断的问题
2011-11-2 16:33 3 2590
如何实现EDK中调用ISE里面的IP核  ...2
2011-11-2 13:27 20 5477
[VHDL] 赛灵思V5实现PCIE IP核的控制问题,求助!谢谢  ...2
2011-11-2 13:26 37 6576
【转】有感于摩根大通用XILINX FPGA做金融超级计算机  ...23
2011-11-2 07:35 51 7452
Verilog 视频讲解 agree  ...23
2011-11-2 07:34 45 7345
同学们,ise13.3已经可以下载了
2011-11-2 07:30 12 3218
Xilinx的软件和设计工具简介
2011-11-1 20:29 15 2974
[matlab] EDK里的sdk调用
2011-11-1 20:12 2 2142
抢楼活动非官方,我自己计算的中奖名单(不具官方效力)
2011-11-1 11:16 13 8386
[matlab] 求助啊,ise编译错误,6.1中有,7.1和10.1没问题 attachment  ...2
2011-11-1 10:39 22 10538
VHDL中的SRL运算符可以被综合吗?使用时要包含哪个库
2011-11-1 09:22 2 4336
FPGA周年献礼活动进行的怎么样了?  ...23
2011-11-1 08:24 40 5718
不能发帖问题 还是没有解决 有时候发的起 有时候发不起 attach_img
2011-11-1 07:43 11 1839
xilinx ise与modelsim的 库问题
2011-11-1 07:26 7 9333
急贴!!!求帮助!求速回答,谢谢
2011-10-31 20:53 6 2439
FPGA群125729568
2011-10-31 15:01 2 2716
使能时钟
2011-10-31 13:34 0 2241
EP2C35F672C6
2011-10-31 12:00 4 2356
xilkernel 操作系统
2011-10-31 10:16 0 2703
求助
2011-10-30 22:21 5 2281
Verilog中的行为级,RTL级,门电路级都代表什么意思?
2011-10-30 09:56 2 4692
RTL级设计
2011-10-30 09:08 3 2730
为什么要学FPGA?  ...2
2011-10-29 23:44 27 8320
求助?????
2011-10-29 23:14 2 1963
求Modelsim10.0 的License
2011-10-29 22:09 2 2497
玩ARM还是玩FPGA?  ...23
2011-10-29 11:58 59 10513
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

返回顶部 返回版块