收藏本版 |订阅

今日: 0|主题: 14355|帖子: 104807

使能时钟
2011-10-31 13:34 0 2302
EP2C35F672C6
2011-10-31 12:00 4 2429
xilkernel 操作系统
2011-10-31 10:16 0 2769
求助
2011-10-30 22:21 5 2384
Verilog中的行为级,RTL级,门电路级都代表什么意思?
2011-10-30 09:56 2 4765
RTL级设计
2011-10-30 09:08 3 2809
为什么要学FPGA?  ...2
2011-10-29 23:44 27 8699
求助?????
2011-10-29 23:14 2 2036
求Modelsim10.0 的License
2011-10-29 22:09 2 2552
玩ARM还是玩FPGA?  ...23
2011-10-29 11:58 59 11004
quartus ii 能生成自己的ip核么?
2011-10-29 10:56 3 6774
关羽时序分析中的关键路径
2011-10-29 08:45 2 2428
请教FPGA问题
2011-10-29 08:44 4 2328
[matlab] 求助!第一次用EDK,在generate libraries and BSPs这一步出错 attach_img  ...2
2011-10-28 20:29 24 4670
用EDK生成的IP核 在ISE中如何调用? attach_img
2011-10-28 16:00 2 3305
最近俺怎么发不了帖子了  ...2
2011-10-28 15:13 30 4554
新手求教
2011-10-28 13:01 16 2429
cyclone 4配置问题
2011-10-28 10:32 5 5142
推荐几本书。。。
2011-10-27 22:59 6 3084
使用EDK遇到问题,请求帮助
2011-10-27 22:32 3 2024
下决心了fpga attach_img
2011-10-27 20:03 18 3834
新手请教啦~
2011-10-27 14:25 2 2536
FPGA调试基础知识(zz) attachment
2011-10-26 22:39 14 3156
咨询AD7482输出口总为高
2011-10-26 22:00 4 2191
nios使用的问题
2011-10-26 13:34 0 1792
请推荐价格便宜的CPLD
2011-10-26 04:22 8 4082
TSMC宣布的28nm进入量产阶段
2011-10-25 17:56 10 3793
请教modelsim和时序约束的两个小问题。
2011-10-25 17:40 5 3389
FPGA的发展史(zz)
2011-10-25 13:44 11 4268
[VHDL] virtex-5开发板上PCIE模式时F1要接什么?
2011-10-25 00:24 4 2943
关于一个读写的问题
2011-10-24 18:05 18 2872
FPGA能进行vhdl和verilog混合开发吗?
2011-10-24 17:53 18 6644
求LWIP的一些参考代码
2011-10-24 15:46 0 2224
[matlab] 新手上路:关于master与slave
2011-10-23 22:08 18 4249
添加chipscope的问题
2011-10-23 22:07 10 5176
抢!!! xilinx上海FPGA最新课程技术研讨会 attach_img  ...2
2011-10-23 20:11 23 5594
verilog parameter 用法请教  ...2
2011-10-23 17:30 34 18113
I2C 可以通过FPGA再连接到芯片上吗?
2011-10-23 16:04 4 2125
issue list -- 3 spartan-6 PCIE application
2011-10-23 14:28 3 2933
求Quartus II sp1 _11.0最新的license
2011-10-23 12:29 6 6397
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部