今日: 4|主题: 14255|帖子: 104492 收藏 (180)
产生毛刺怎么办 attach_img  ...2
2012-10-10 10:45 35 5620
XILINX这个警告 要不要管呢?
2012-10-10 10:38 10 2397
嵌入式OS市场或掀并购潮
2012-10-10 10:03 17 2386
赛灵思机器人手臂辅助外科手术应用获大奖
2012-10-10 09:55 0 1784
Xilinx展示电信级All Programmable FPGA和SoC以太网解决方案
2012-10-10 09:53 0 1693
Xilinx和OmniTek开启广播设备市场All Programmable SoC时代
2012-10-10 09:50 0 1985
此种情况如何做时序约束 attach_img  ...2
2012-10-9 22:13 32 5574
新的ML605入手,如何检测好坏啊?
2012-10-9 22:13 3 2091
利用 Xilinx 7 系列 FPGA 可满足严格的功耗预算要求
2012-10-9 22:11 0 1357
ISE:关于related logic和unrelated logic的问题
2012-10-9 21:57 0 1351
FPGA/CPLD状态机稳定性研究
2012-10-9 21:55 3 1917
FPGA/PLD 中毛刺问题
2012-10-9 21:52 0 1555
在verilog设计中实例化VHDL单元
2012-10-9 21:50 0 1652
一种基于ARM-Linux的FPGA程序加载方法
2012-10-9 21:49 3 1433
FPGA最小系统调试记录
2012-10-9 21:48 0 1551
ISE文件类型说明
2012-10-9 21:46 0 1219
SGMII应用中RocketIO的LOC约束怎么加?
2012-10-9 21:44 1 1751
基于FPGA的等精度测频方法
2012-10-9 21:44 1 1804
Xilinx ISE所涉及的一些命令以及Command Line的使用
2012-10-9 21:40 3 2355
我发个视频,看看!!!!!
2012-10-9 21:11 10 1848
SRAM的问题
2012-10-9 21:10 9 1886
请教大家一个公式 怎么编写。谢谢了。附图片
2012-10-9 21:08 3 1680
Verilog实现serial到parallel转换,以及parallel到serial转换
2012-10-9 21:03 1 3275
二进制码和格雷码的转换方法
2012-10-9 21:03 1 1782
verilog语句
2012-10-9 21:03 2 2883
常规延迟和内嵌延迟
2012-10-9 20:56 5 2043
用FDATool设计FIR低通滤波器参数配置问题? attach_img
2012-10-9 20:55 3 2057
Verilog实现serial到serial数据转换
2012-10-8 22:18 0 1706
Verilog实现parallel到parallel数据的转换
2012-10-8 22:18 0 1644
FIFO深度计算讨论
2012-10-8 22:17 0 1763
Huffman解码
2012-10-8 22:16 0 2112
RocketIO 仿真时关于软件安装需要注意的问题
2012-10-8 22:14 1 1766
verilog任意整数分频的代码
2012-10-8 22:13 0 1485
MPEG中的信掩比
2012-10-8 22:11 0 1813
Verilog中计数器的正确写法和错误写法
2012-10-8 22:06 0 2712
Verilog语言实现流水线设计全加器
2012-10-8 22:05 0 1874
FPGA设计中的设计输入、综合及实现
2012-10-8 22:04 1 1938
VHDL语言文件中IO
2012-10-8 22:03 1 1740
vector的part bit seclect用法
2012-10-8 22:03 0 1586
Verilog中的浮点数运算
2012-10-8 22:02 0 2291
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则