FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 3|主题: 14232|帖子: 104438 收藏 (180)

1 ... 74 75 76 777879 80 81 82 ... 356 / 356 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] 勇敢的芯伴你玩转Altera FPGA连载32：可综合的语法子集3 altera FPGA AlteraFPGA rousong1989 2017-12-15 09:39 1 811
如果CPLD的资源达到了90多，对逻辑和时序有何影响？时序 altera 小研究 2017-12-14 10:32 6 1605
[FPGA] 数字时钟管理器IP核的使用 ip核数字时钟 adv hnliucan520 2017-12-13 09:36 0 778
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载31：可综合的语法子集2 altera FPGA AlteraFPGA rousong1989 2017-12-12 20:47 0 708
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载28: 内里本质探索——器件... altera FPGA 器件 rousong1989 2017-12-12 15:39 1 925
[FPGA] 请问一个高速数据存储的方案。高速数据数据存储 sd zsuhh 2017-12-11 10:37 7 2163
[verilog] verilog 写的串口在一个状态机里面，有一个寄存器无法执... verilog 串口 ok407371195 2017-12-10 22:35 14 2504
[verilog] testbench的设置问题 testbench Input 端口 wyp1998911 2017-12-10 21:53 4 1349
SSS 为FPGA献身 2017-12-10 08:39 2 801
[FPGA] USB\SRAM USB hpufly 2017-12-9 08:52 1 897
[FPGA] cyclone iii 是不是没有 rgmii 和 gmii 硬核 cyclone RGMII cycloneIII 速度是有方向的 2017-12-9 08:51 1 1008
看看曾新明 2017-12-8 12:49 1 531
[VHDL] 双IO仿真仿真 IO HDL zhulin 2017-12-8 09:54 3 945
[FPGA] FPGA-Verilog学习之红外接收解码_红外接收源码_明德扬资料 FPGA verilog 源码 mdykj33 2017-12-7 09:37 1 1184
[FPGA] 新手，V6 MIG ip核报io口不够 IO ip核 Ssicayoon 2017-12-6 22:03 1 1171
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载30：可综合的语法子集1 altera FPGA AlteraFPGA rousong1989 2017-12-6 19:53 0 711
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载29：语法学习的经验之谈 altera FPGA AlteraFPGA rousong1989 2017-12-4 21:16 0 840
[VHDL] 初学请教 SIGNAL ICsen 2017-12-4 16:14 4 1187
Microblaze下载问题 MICROBLAZE c程序 FPGA CCSUCL 2017-11-30 17:15 1 1134
[FPGA] 【源码】BLE智能穿戴设备视频源码 BLE 云图 2017-11-30 13:38 0 831
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载27: 内里本质探索——器件... altera FPGA 器件 rousong1989 2017-11-29 17:52 1 756
[FPGA] 怎么擦除配置芯片EPCS16里面的程序芯片 pc 平漂流 2017-11-27 09:14 4 2036
[CPLD] 用CPLD编写程序，编译过程中出现下属错误，请高手帮帮编译编写 ZIDIZIDI 2017-11-26 10:02 0 900
求助:帮忙推荐一款5V供电的FPGA FPGA PGA 供电 fhsxycq 2017-11-24 07:11 9 2578
ISE原理图命名问题原理图 se pow 辛格威尔 2017-11-23 13:42 0 651
[FPGA] FPGA应用于MCP2515 FPGA MCP2515 CAN 骊山语罢清宵醒 2017-11-22 14:54 2 1017
FPGA的重构方式 FPGA TI 电路 Violin11 2017-11-22 11:28 0 861
基于FPGA的可重构系统结构分析 FPGA 系统设计电路 Roses 2017-11-22 11:26 0 711
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载26：内里本质探索——器件... altera FPGA 器件 rousong1989 2017-11-21 22:35 0 926
[FPGA] ACTEL 的smartfusion2下载错误 Actel smartfusion2 progra wangjunzunyi 2017-11-20 22:15 0 694
赛灵思fpga管脚分配赛灵思 FPGA 管脚分配 xiaoyu@123 2017-11-20 10:27 2 1011
[FPGA] 勇敢的芯伴你玩转Altera FPGA连载25：组合逻辑与时序逻辑 altera FPGA 时序逻辑 rousong1989 2017-11-19 15:06 1 1115
[VHDL] 新手，请教一个quartus与gw48实验箱的硬件测试问题硬件测试输入输出 673030898 2017-11-19 15:05 1 1069
赛灵思FPGA差分信号 FPGA 赛灵思差分信号 xiaoyu@123 2017-11-18 22:10 0 943
[FPGA] 如果不用XADC VCCADC_0 脚可以接地还是必须接1V8? A7系列的 ADC CAD 接地 markman 2017-11-18 17:48 1 2480
[FPGA] 小弟求购Altera DE1-SOC开发板，哪位大神玩剩下了传承一下，... altera SOC 开发板雪落有声 2017-11-18 15:22 0 693
新手学习芯片 w1a2n3g4 2017-11-17 17:26 0 681
Xilinx入门级开发板求推荐 XILINX 开发板 tangcui0614 2017-11-17 16:43 1 1292
[FPGA] FPGA的输出全部为高 FPGA altera LTE 平漂流 2017-11-17 13:20 1 757
Artix-7板子适配音响音响 TI Artix-7 唐爱康 2017-11-17 10:29 1 633