FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14266|帖子: 104569 收藏 (180)

1 ... 137 138 139 140141142 143 144 ... 357 / 357 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] Xilinx最新参考设计为客户提供业界唯一4x100G OTN转发器 XILINX otn 参考设计 jameswangchip 2014-3-12 22:02 0 1395
[FPGA] 关于ALTERA DDR2IP 的local_ready!!! altera DDR dyt3020 2014-3-12 19:52 1 1791
[FPGA] 赛灵思：FPGA市场三十有成 FPGA 赛灵思编程 jameswangchip 2014-3-12 17:36 1 1193
FIFO仿真为何不对 FIFO 仿真信号 entepino 2014-3-12 12:08 5 1194
[FPGA] 关于Vivado时OpenTarget的一个报错。 pen Vivado target 雪夜虫子 2014-3-12 10:28 7 2443
Cyclone 有三态IO吗？ cyclone IO edge qiantuo1234 2014-3-12 08:12 3 1807
分享几篇FPGA入门教程，希望对初学者有帮助 FPGA PGA AC 51FPGA 2014-3-11 23:57 14 2729
请教高手，使用FPGA扩展F2812并口应用的问题 FPGA F2812 DSP chaiwq2003 2014-3-11 23:54 8 7703
[FPGA] 找合作，HDMI【DVI】信号缩小 HDMI vi 信号赵渊 2014-3-11 23:50 1 1236
基于FPGA的交流电测量仪的设计电测量测量仪 FPGA xuehua230 2014-3-11 23:50 5 3114
[FPGA] 准备上cy5 SoC了，有北京的朋友没 SOC 工业级 highend 2014-3-11 23:49 4 1407
[FPGA] 新书《深入理解Altera FPGA 应用设计》出版倒计时 altera FPGA coyoo 2014-3-11 23:45 7 1972
[FPGA] Virtex-6的旁路电容和去耦电容。 virtex-6 去耦电容 AC azzzztec 2014-3-11 23:37 3 2008
[verilog] 如图所示，这种情况怎么完成16位数据的写？二进制时序 zhpg009 2014-3-11 10:59 5 1471
[FPGA] 求一份基于FPGA的出租车计价器毕业论文谢谢啦出租车计价器 FPGA 电机驱动模块 Death格雷尔 2014-3-8 09:48 3 1583
[Quartus] NIOS 调试问题调试 NIOS ip TA说他是 2014-3-7 23:09 4 1736
[FPGA] Xilinx 客户全定制工程创建办法 XILINX 技术达人 2014-3-7 16:16 0 1007
FPGA 程序时好时坏，求原因ORZ FPGA 噪声 Chip shine_hh 2014-3-7 12:22 2 1054
[FPGA] xilinx spartan6做一个摄像头显示的问题 XILINX 摄像头 spartan6 zsuhh 2014-3-7 08:36 2 1138
[FPGA] quartus ii编译完后提示的警告数量和下面显示的警告数量不同 UART 编译吟游 2014-3-7 08:24 1 1107
各位大神，请教CH372设置工作方式的问题 USB se 触发 pangning7085 2014-3-7 00:59 8 2654
[verilog] 对一个有32位的reg变量赋值，每次只赋一位怎么实现？ record Wire ST 吟游 2014-3-6 21:07 5 5194
[verilog] 写法不同综合出的结果有什么差异 DSP INA rc xins_n 2014-3-6 18:48 2 1677
[FPGA] 帮我看一下下面的代码什么意思啊谢啦代码 ST 信号 Death格雷尔 2014-3-6 15:45 0 1235
[VHDL] 关于fpga里面的ram读写 FPGA PGA 痴小吃 2014-3-6 14:20 3 1963
载波载波 fpga_行者 2014-3-6 00:11 1 1096
[FPGA] SD卡读取实验，关于利用RS232将FIFO中数据串行读出的问题 FIFO rs232 SD卡 boshen 2014-3-6 00:10 4 2360
[FPGA] 如何用verilog实现时钟的相位延迟？ verilog 时钟相位技术达人 2014-3-6 00:08 2 4814
仿真文件很大仿真 SIM se entepino 2014-3-6 00:06 2 818
[FPGA] 构建NIOS外设 NIOS flash DRAM wjddyj 2014-3-6 00:05 4 1430
[Quartus] Quartus 编译时的warning 编译 warning ProRicky 2014-3-6 00:03 3 1952
[FPGA] VGA 视频采集 VGA 视频采集 FPGA xypng 2014-3-6 00:01 1 1301
Alter FPGA 与 Xilinx FPGA 的优缺点比较? ...2 3 4 FPGA LTE XILINX AutoESL 2014-3-4 11:41 60 16412
硬件工程师QQ群 ...2 工程师硬件硬件工程师 HAORANAN123 2014-3-3 21:17 28 4574
[FPGA] 扩展UltraScale ASIC级FPGA与Zynq SoC架构，赛灵思推出UltraScale MPSoC ASIC FPGA 赛灵思技术达人 2014-3-3 10:26 1 1473
AD9959输出的信号像是高频与低频的条幅波是什么情况 ad9959 低频信号 kobeshow 2014-3-2 09:10 0 1415
[FPGA] 【精彩*】Adam Taylor玩转MicroZed连载21：详解Zynq 的PS/PL ADAM Micro Taylor 技术达人 2014-3-1 16:01* 0 3141
[modelsim] modelsim仿真跨时钟域仿真出现的问题 modelsim 仿真时钟 XLDZZ 2014-2-28 16:04 7 1756
呼唤猴哥，好久不见啊星星之火红 2014-2-28 09:45 4 1428
[FPGA] 用FPGA控制WIFI模块，实现和有WIFI接口的笔记本通信，能不能实现？ FPGA 接口控制闲来2012 2014-2-27 15:33 11 8114