FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 1|主题: 14266|帖子: 104570 收藏 (180)

1 ... 138 139 140 141142143 144 145 ... 357 / 357 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


用DDR3的MIG仿真数据仿真 DDR3 SIM dingning123 2014-2-26 23:08 11 2945
[FPGA] 【电源模块--架构】FPGA系统的集成式电源管理单元简化电源管理集成电源模块 gdylbxnxs 2014-2-26 17:33 0 1053
嵌入式ARM交流 347489284 ARM 嵌入式 alexer 2014-2-26 10:26 0 940
新手，求兄弟们帮忙解答下 AC ISP ce bzy812 2014-2-26 09:43 7 1695
请教MCB读写操作读写操作 DDR DDR2SDRAM wolfskin 2014-2-25 22:39 7 1607
Virtex6如何输出时钟驱动3.3V的电平？电平时钟驱动 Virtex6 sleepybear 2014-2-25 11:25 5 2757
[CPLD] CPLD如何实现频率相加信号 hz qiang6091 2014-2-24 22:18 11 1979
一个关于状态机的小问题 state TE JokerLone 2014-2-24 21:15 5 1310
FPGA在步进电机控制中的应用 FPGA 步进电机控制信号 xjsxjtu 2014-2-24 14:32 3 1906
[FPGA] Vivado HLS学习资料 Vivado vi AD 技术达人 2014-2-24 13:38 0 1301
[FPGA] VivadoHLS中函数的层次设计和优化 VivadoHLS 函数 TI 技术达人 2014-2-24 13:37 0 1449
[FPGA] 关于K7的IO承受电压电压 IO 技术达人 2014-2-24 13:35 0 1005
[CPLD] 批量的latticeCPLD的烧写方法有哪些 lattice wanglei0307 2014-2-23 22:14 14 3627
CPLD一路信号进去分成两路输出疑问信号时钟 suiyicui 2014-2-23 20:14 1 1450
[FPGA] 求助verilog编写实现AXIStream-FIFO功能思路 verilog编写 FIFO stream ZHLEzuiqiang 2014-2-21 15:57 0 2239
成功的开始最重要！FPGA入门心得 FPGA 布局布线电路星星之火红 2014-2-21 12:26 2 1985
[FPGA] 转载 Modelsim 中 ERROR: No extended dataflow license exists Extended ST modelsim zhongyan 2014-2-21 08:47 0 3543
[FPGA] 移植到VIVADO 的错误，错误如下移植 Vivado IDE yzh0912 2014-2-20 22:53 4 2524
对学习 I2C 总线的求助总线 FPGA sunt8707 2014-2-20 20:54 11 2557
[Quartus] ML605 MIG 等不到 app_rd_data_valid有效 App ml605 AD harborn 2014-2-20 15:52 8 6602
关于Quartus II 13.0输入括号（）的问题 POS os luyaker 2014-2-19 20:21 6 2801
一种基于CPLD的DSP人机接口模块设计 (1) 接口模块模块设计星星之火红 2014-2-19 18:02 3 1573
[FPGA] 怎样选择一个比较合适的FPGA的型号？ FPGA AD ADC zlping 2014-2-19 16:08 1 1744
[FPGA] verilog 今日心得 verilog 电路硬件电路 TataJen 2014-2-19 16:06 6 1472
跨时钟的信号一定要做同步处理，请问同步处理是下面哪种信号时钟 Pulse entepino 2014-2-19 14:43 1 1160
[modelsim] 关于 EDA RTL simulation 的问题 EDA simulation RTL 曹克强 2014-2-18 22:23 2 2247
求助，quartus II 编译之critical warning 编译 braverty 2014-2-18 22:20 2 1599
[FPGA] 【求助】planahead出现时序问题，请问该如何解决呢 PlanAhead 时序 AC 502593045 2014-2-17 21:33 2 1397
[FPGA] 求助SATA的IP核，最好是Synopsys SATA IP（愿付重金） ip核 Synopsys SATA yiwenxin123 2014-2-17 21:31 2 1410
[求助]时序报告满足，但后仿真数据无法在一个周期内稳定 ...2 时序后仿真 ST yunxiaoxiao110 2014-2-17 21:30 32 4616
.【有奖活动】庆祝赛灵思中文社区论坛正式开通，抢楼送祝福赛灵思手机遥控 mzhang198 2014-2-17 21:28 6 2215
[FPGA] 请问中国各大通讯公司和汽车公司使用FPGA的语言？ FPGA 汽车通讯 h202234 2014-2-17 21:27 1 1182
[FPGA] Xilinx 3500项专利、60项行业第一喜迎30周年 XILINX 赛灵思 BLE jameswangchip 2014-2-17 21:20 2 1217
在FPGA设计环境中加时序约束的技巧时序 FPGA设计时钟 LMQQ 2014-2-17 21:20 5 2068
[CPLD] CPLD小疑问时钟芯片 y957104 2014-2-17 21:16 4 1448
请教mcb命令字端口 AN WRITE wolfskin 2014-2-17 21:00 5 1170
ZigBee技术及其应用 ZIGBEE技术 RF 星星之火红 2014-2-13 09:47 12 2729
[FPGA] 出一块Xilinx KC705 原装开发板 XILINX 开发板 kc705 zbx5922 2014-2-12 10:32 1 1616
[FPGA] ISE_DDS se DDS AC TataJen 2014-2-11 23:36 0 1614
求篇学位论文《高性能DDR3 PHY关键模块设计》 DDR3 模块设计 COM 钻研的鱼 2014-2-11 16:04 0 1720