收藏本版 |订阅

今日: 0|主题: 14377|帖子: 104909

[FPGA] FPGA开发板推荐
2014-6-25 16:46 3 2598
求助一段C语言代码,将其变成VHDL/verilog语言
2014-3-27 13:29 5 1584
[FPGA] 求教,本人想买一个FPGA开发板学习,求前辈推荐
2014-3-17 14:44 1 1486
[Quartus] OFDM程序编译报错
2014-3-13 17:18 0 1813
[FPGA] MoSys Bandwidth Engine 2 和 Xilinx Kintex UltraScale 实现15.625Gbps通信 attach_img
2014-3-13 14:31 0 1597
[FPGA] 提问 仿真时outs和hex没有信号 attach_img
2014-3-14 19:24 7 1629
[FPGA] 关于FPGA和DSP的速度。
2014-3-13 10:09 2 1729
[FPGA] Xilinx最新参考设计为客户提供业界唯一4x100G OTN转发器
2014-3-12 22:02 0 1568
有人驱动过TFT液晶屏吗?
2015-1-14 10:07 9 2095
[FPGA] 赛灵思:FPGA市场三十有成
2014-3-12 17:36 1 1289
请教IP问题
2014-3-14 13:51 2 1743
FIFO仿真为何不对 attach_img
2014-3-12 12:08 5 1340
[FPGA] 找合作,HDMI【DVI】信号缩小
2014-3-11 23:50 1 1333
[VHDL] ise13.4只能进行功能仿真么?
2014-3-12 23:50 3 1581
[FPGA] 18个手把手教你FPGA的入门实验(PDF+代码) attachment  ...23
2018-10-14 11:38 46 9379
[verilog] 如图所示,这种情况怎么完成16位数据的写? attachment
2014-3-11 10:59 5 1648
GAL16V8D 熔丝文件.JED内容求解
2014-7-10 21:04 6 5041
[FPGA] 准备上cy5 SoC了,有北京的朋友没
2014-3-11 23:49 4 1554
[CPLD] FPGA学习视频与君共勉  ...2
2014-9-6 18:06 28 4610
[CPLD] 请教各位,CPLD,CCD,SRAM,STM32三者该如何连接呢
2019-10-19 08:36 6 3414
[FPGA] MIG生成ddr2控制器,ddr2读数据混乱,但是是写入的数据,求解 attach_img
2014-4-9 10:12 2 2134
[FPGA] Xilinx 客户全定制工程创建办法
2014-3-7 16:16 0 1085
FPGA 程序时好时坏,求原因ORZ
2014-3-7 12:22 2 1210
[FPGA] quartus ii编译完后提示的警告数量和下面显示的警告数量不同 attach_img
2014-3-7 08:24 1 1220
[verilog] 对一个有32位的reg变量赋值,每次只赋一位怎么实现? attach_img
2014-3-6 21:07 5 5403
[FPGA] 帮我看一下下面的代码什么意思啊 谢啦
2014-3-6 15:45 0 1387
[FPGA] xilinx spartan6做一个摄像头显示的问题
2014-3-7 08:36 2 1306
[FPGA] 求一份基于FPGA的出租车计价器毕业论文 谢谢啦
2014-3-8 09:48 3 1748
Xillinx FPGA工作一段时间损坏
2024-7-21 18:46 6 13602
载波
2014-3-6 00:11 1 1177
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部