今日: 2|主题: 14200|帖子: 104296 收藏 (179)
基于FPGA原型设计 能为您做些什么?
2013-5-3 22:40 6 1689
IPTV系统中FPGA供电要求的复杂性及其解决方案分析
2013-5-3 22:40 2 1863
基于赛灵思Virtex 4的雷达导引头信号处理机的设计与实现
2013-5-3 22:40 0 1559
赛灵思Virtex-6HXTFPGAML630光传输网络评估方案详解
2013-5-3 22:39 0 1462
采用FPGA实现视频应用中的OSD设计
2013-5-3 22:28 3 1726
最新参考设计演示了安富利工业以太网套件的实时协议
2013-5-3 22:28 3 1620
TD-LTE综合测试仪表关键模块的研究与实现
2013-5-3 22:28 4 1709
基于赛灵思Microblaze软核FSL总线的门光子计数器设计与实现
2013-5-3 22:27 2 1855
基于赛灵思Virtex-5的PCI ExPress总线传输视频采集系统方案实现
2013-5-3 22:27 0 2815
基于DSP和赛灵思Spartan-6的SDR系统实现
2013-5-3 22:26 0 1356
大家都用啥开发板
2013-5-3 22:25 12 1755
基于赛灵思spartan-6的GPS自适应调零天线信号处理系统硬件设
2013-5-3 22:24 2 2238
基于FPGA的QPSK信号源的设计与实现
2013-5-3 22:19 2 2152
基于赛灵思Virtex-4的图像自适应分段线性拉伸算法实现
2013-5-3 22:19 2 1301
Xilinx 及生态伙伴共聚 NAB 2013
2013-5-3 22:16 7 1509
多频连续波雷达数据实时压缩算法设计
2013-5-3 22:15 4 2157
赛灵思Kintex-7 FPGA KC705评估开发板详解
2013-5-2 21:25 0 5192
基于赛灵思基于FPGA的数字秒表设计与仿真
2013-5-2 21:23 0 1861
在LPM中找不到altsyncram,怎么解决 attach_img
2013-5-2 21:17 8 1898
结贴出现错误是怎么回事 attach_img
2013-5-1 16:08 1 1280
关于testbench基础求助
2013-5-1 16:07 8 1537
verilog模块里输入信号的问题
2013-5-1 16:06 6 1917
按键的verilog问题
2013-5-1 16:05 1 2191
采用FPGA设计SDH光传输系统设备时钟
2013-5-1 15:58 10 1469
下变频FFT的FPGA实现 attach_img agree
2013-4-28 22:02 13 2727
三段式状态机状态跳转如何理解 attach_img
2013-4-28 21:49 14 2649
这用的always,好吗? attach_img
2013-4-28 14:24 7 1607
XILINX 文件后缀名字的意义 agree  ...2
2013-4-28 10:30 21 4084
各位大神,请教一个关于CHIPSCOPE的问题
2013-4-28 10:27 6 2607
时钟问题
2013-4-27 16:22 8 1876
同步时钟
2013-4-27 11:10 14 2397
求助用VHDL/verilog实现16QAM调制
2013-4-27 10:02 1 2033
3M Camera Link 连接器
2013-4-27 09:23 4 2689
猴哥,求FPGA开发板资料
2013-4-27 00:36 6 2069
Virtex-6的时钟
2013-4-26 11:58 0 2390
Synopsys全新基于FPGA的原型验证解决方案
2013-4-26 11:53 4 1944
基于FPGA原型设计 能为您做些什么?
2013-4-26 10:43 6 1620
新思科技推出HAPS-600系列FPGA原型验证系统产品
2013-4-26 10:42 7 1884
[求助]为什么仿真时没有波形图
2013-4-26 07:58 2 1282
奇怪,声明的端口在rtl视图里看不见了 attach_img
2013-4-25 19:42 9 2723
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则