收藏本版 |订阅

今日: 0|主题: 14376|帖子: 104892

Xilinx VHDL 时序问题怎么解决
2012-12-4 22:15 9 2322
XILINX的FPGA芯片架构剖析
2012-12-4 21:51 7 2893
ua741可正常工作的需要供电电压范围是多少?
2012-12-4 21:49 1 4111
FPGA IO 输出输出电阻
2012-12-4 17:33 8 3327
Linux驱动入门
2012-12-4 17:28 7 2806
[Quartus] 基于FPGA的一种高速图形帧存设计
2012-12-4 13:09 8 2063
STM32实现SPI通信问题求解
2012-12-4 12:49 5 3861
请大家看看我的小i程序有什么问题(请尽量指出)
2012-12-4 12:11 7 2206
mig初学者
2012-12-4 11:27 7 2368
FPGA求助
2012-12-4 08:41 4 1391
[CPLD] 基于FPGA的伪随机序列的生成方法及应用
2012-12-3 21:55 3 2645
[Quartus] 基于FPGA控制的温度检测无线发射接收系统
2012-12-3 21:55 3 2509
求救啊,为什么这个引脚不能作为时钟输入! attach_img
2012-12-3 21:49 7 2575
异构处理器开发趋势:用OpenCL开发嵌入式混合代码
2012-12-3 21:34 5 2271
FPGA做算法
2012-12-3 17:47 12 3091
EP1C3T100C8N中文数据手册(求)
2012-12-3 10:07 0 3720
FPGA中IP核的生成(回复给分) attach_img  ...2
2012-12-2 22:05 28 4691
FPGA的光纤通信接口控制芯片设计
2012-12-2 21:37 6 3501
Verilog HDL---复杂数字系统的构成
2012-12-2 20:07 6 2770
求助这个E1电路选用哪种FPGA芯片比较好 attach_img
2012-12-1 23:21 0 1567
安富利公司赛灵思 FPGA VxWorks 技术研讨会 - 北京
2012-12-1 22:24 5 3052
[VHDL] 基于FPGA的高速数据采集系统接口设计
2012-12-1 21:22 1 2363
[CPLD] 基于FPGA的多通道高速CMOS图像采集系统
2012-12-1 21:21 1 2324
ISE 中全局时钟缓冲问题
2012-12-1 20:57 14 3774
大家聊聊了解芯片内部结构对我们设计的重要性
2012-12-1 20:44 4 2145
FIR数字滤波
2012-11-30 20:12 5 2389
VHDL最基础的一个问题
2012-11-30 19:43 9 2296
[VHDL] 基于XilinxMicroBlaze的嵌入式GPS接收机研究 attachment
2012-11-30 19:20 2 1691
cpld与fpga的一点疑问
2012-11-30 19:19 11 3204
有谁用过tlk1501么 attachment
2012-11-30 18:44 5 3175
用verilog写两个数差的绝对值
2012-11-30 18:39 8 3970
SDRAM问题
2012-11-30 17:54 3 2897
在verilog中用assign赋值错误原因
2012-11-30 17:03 2 2516
[CPLD] 基于Xilinx FPGA的通用信号发生器
2012-11-30 16:00 3 2021
7系列什么时候开卖?
2012-11-30 15:56 11 2212
程序有问题
2012-11-30 15:53 3 2061
VHDL句子
2012-11-30 15:53 3 1707
Xilinx CTO Bolsens先生为清华学子描绘All Programmable蓝图
2012-11-30 15:48 1 1374
如何在Q2中将IO口设置为开漏输入呢?
2012-11-30 15:48 3 1746
[Quartus] 最新参考设计演示了安富利工业以太网套件的实时协议
2012-11-30 15:04 2 2258
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部