今日: 1|主题: 14245|帖子: 104469 收藏 (180)
xilinx 关于例化的参数
2017-3-9 15:47 0 720
[FPGA] 请问BRAM读写问题 attach_img
2017-3-9 08:24 3 2091
[FPGA] 数字信号处理 新人帖
2017-3-6 13:04 0 647
[FPGA] FPGA项目开发群,邀请有经验的FPGA开发高手进入
2017-3-5 22:11 4 1892
[VHDL] 急求 新人帖
2017-3-5 10:11 0 756
XILINX的FIFO中的first word fall through的意思是什么?
2017-3-3 22:42 4 16164
[FPGA] 在汽车ADAS还有自动驾驶领域,FPGA都是起到什么作用?
2017-3-3 21:29 0 1110
人工智能 深度学习
2017-3-3 15:05 7 3437
[FPGA] 求助 FPGA_写Atmel的串口ROM问题 attach_img
2017-3-3 07:46 2 890
[FPGA] FPGA入门:第一个工程实例之功能仿真运行 attach_img
2017-3-2 17:36 1 1436
[FPGA] 利用数据选择器可以节省资源吗?
2017-3-2 14:06 2 1263
FPGA入门学习问题 新人帖
2017-3-2 08:54 1 827
[FPGA] FPGA控制sd卡读写的小疑问 新人帖
2017-3-1 15:34 2 773
[FPGA] 【明德扬劲爆分享】基于至简设计法红外接收verilog代码分享
2017-3-1 10:22 1 1217
请问一下赛灵思芯片封装下载方法
2017-2-28 21:49 1 1767
[FPGA] 例说FPGA连载78:基于VGA显示器的720p的广告*设计之功能概述 attach_img
2017-2-28 21:36 0 910
[CPLD] XC2C64A 频率计要怎么弄?
2017-2-28 14:23 9 1843
[FPGA] ise网表问题 新人帖
2017-2-28 11:27 0 871
[FPGA] 差分时钟输入转单端时钟
2017-2-28 09:46 2 5901
[FPGA] 例说FPGA连载77:FX2与FPGA之streamOUT模块代码解析 attach_img
2017-2-26 20:35 0 554
[FPGA] serdes恢复时钟 新人帖
2017-2-25 21:51 1 1266
[FPGA] 数字下变频
2017-2-25 14:21 1 874
microblaze新手提问! attach_img
2017-2-24 20:58 3 1280
[FPGA] XILINX有关于对数 ln 的IP核吗?
2017-2-24 09:58 1 1049
[FPGA] 例说FPGA连载76:FX2与FPGA之streamIN模块代码解析 attach_img
2017-2-23 09:25 0 618
[FPGA] 关于XILINX BRAM IP核的使用
2017-2-22 17:48 2 1176
[FPGA] 请大神解答 LUT和多路选择器的关系
2017-2-22 13:58 4 1571
[FPGA] ISE9.2有很多补丁装哪个?
2017-2-21 19:00 2 1000
[FPGA] FPGA驱动OV5640时想扩大帧数 pll寄存器扩大一倍出现奇怪图像 attach_img
2017-2-21 18:31 3 1455
[FPGA] 明德扬至简设计法--分享一份实现矩阵键盘的verilog代码 可...
2017-2-21 11:48 0 1055
[FPGA] 加减发嵌套
2017-2-20 16:20 0 795
[modelsim] 请问modelsi的安装包哪里有?
2017-2-20 15:34 0 1655
关于电子负载震荡问题
2017-2-20 12:29 11 2535
[FPGA] 例说FPGA连载75:FX2与FPGA之SignalTap II与功能概述 attach_img
2017-2-19 20:30 0 717
[CPLD] 求助!!!AD9265的SPI口可以正常读取数据,但是无法写入... 新人帖
2017-2-17 10:30 3 1902
[FPGA] 例说FPGA连载74:FX2与FPGA之功能概述 attach_img
2017-2-17 10:29 0 722
如果将4路的SDI经FPGA变成1路SDI
2017-2-16 18:05 7 4103
使用SDK和ISE设计有什么区别吗?
2017-2-16 09:55 11 1386
关于 RAM 用MIF文件初始化过后,modelism 仿真 attach_img
2017-2-15 19:24 9 5842
[FPGA] 基于至简设计法的数字时钟设计 attach_img
2017-2-15 17:02 0 960
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则