今日: 1|主题: 14259|帖子: 104542 收藏 (180)
[Quartus] 哪位大侠会FPGA和SSD硬盘通信啊
2012-12-18 12:24 1 1814
急求 EDA vhdl语言 作业设计 更换板子之后如何设置引脚 attachment
2012-12-17 09:50 4 2459
[matlab] 關於ISE14.3 連到modelsim10.1c 64bit
2012-12-19 00:53 9 3906
[FPGA] 基于FPGA的JPEG压缩
2012-12-14 22:26 3 2034
新手,FPGA技术产品求解密
2012-12-13 23:48 3 1566
求助MAX3232输出信号问题 attach_img
2012-12-14 22:30 1 2303
请哪位使用过SATA2接口的FPGA设计?
2013-4-17 15:31 4 2295
新手求助大家 attach_img
2012-12-11 20:10 2 1268
如何在TB中产生随机信号?
2012-12-14 22:28 6 2024
關於ISE 14.1 64bit 跟modelsim 版本相容性
2012-12-11 10:49 7 2813
[matlab] 關於ISE 14.1 64bit 跟modelsim 版本相容性
2012-12-10 08:25 11 2947
TFTP
2012-12-10 08:29 7 2188
车载电脑接USB设备不能工作 Tunnel Creek Chipset
2012-12-19 21:36 7 2104
quaruts仿真如何方便地观察总线或中间变量的值? attach_img
2012-12-11 12:26 10 4677
如何将自己写的VHDL/verilog模块封装成IP核?
2012-12-6 21:31 2 2829
EDK 里的 10/100 Ethernet Mac Lite IP 核 如何导出到ISE中使用?
2012-12-11 09:08 5 3208
ua741可正常工作的需要供电电压范围是多少?
2012-12-4 21:49 1 3961
ISE如何利用第三方公司提供的IP核
2014-1-10 15:55 7 2801
求助这个E1电路选用哪种FPGA芯片比较好 attach_img
2012-12-1 23:21 0 1482
FPGA IO 输出输出电阻
2012-12-4 17:33 8 3147
请大家看看我的小i程序有什么问题(请尽量指出)
2012-12-4 12:11 7 2044
Xilinx VHDL 时序问题怎么解决
2012-12-4 22:15 9 2149
求基于VHDL的USB通信的代码
2012-12-4 22:18 3 2318
FIR数字滤波
2012-11-30 20:12 5 2154
FPGA求助
2012-12-4 08:41 4 1269
SDRAM问题
2012-11-30 17:54 3 2808
有谁用过tlk1501么 attachment
2012-11-30 18:44 5 3029
在verilog中用assign赋值错误原因
2012-11-30 17:03 2 2428
FPGA做算法
2012-12-3 17:47 12 2857
改进能提高串口通信可靠性
2012-12-27 08:27 16 3111
Verilog HDL---复杂数字系统的构成
2012-12-2 20:07 6 2404
程序有问题
2012-11-30 15:53 3 1911
VHDL句子
2012-11-30 15:53 3 1538
大家聊聊了解芯片内部结构对我们设计的重要性
2012-12-1 20:44 4 1967
赛灵思 Zynq-7000 All Programmable SoC 加速工业自动化生产力
2013-3-9 22:20 9 2091
求方案推荐
2012-12-7 19:36 7 2290
求助 FIFO编写 问题
2012-11-29 20:21 0 1695
女孩子适合做什么呢?  ...2
2014-6-19 14:44 27 5525
fpga如何驱动打印机
2012-12-5 22:26 4 1554
大神进来看看我的warning啊
2012-12-5 18:52 8 2909
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则