今日: 1|主题: 14259|帖子: 104542 收藏 (180)
multisim仿真ad620输出竟达100Mv,怎么回事
2012-11-28 19:05 3 2120
新手使用FPGA中遇到的问题请教
2012-11-29 08:03 4 2449
关于赋值的一个问题,高手指点
2013-3-12 20:46 12 2745
数字信号可靠性?
2012-11-28 20:55 4 1556
串口收发多字节数据,如何用fifo来实现?
2012-11-29 19:02 8 3826
求助:verilog的ODDR2使用问题
2012-11-27 17:01 1 3730
求quartus10.0教程 attachment
2014-10-21 15:27 7 2116
verilog 不可综合语句
2012-12-6 21:32 11 2438
cpld与fpga的一点疑问
2012-11-30 19:19 11 2705
modelsim仿真文件的读/写操作
2012-11-27 15:42 1 1751
.jic文件
2012-11-27 18:07 1 2335
quartus warning
2012-11-27 18:09 2 2150
SOPC Builder 自定义IP attach_img
2012-11-27 18:05 3 1826
串口光纤收发器的频率(CPLD)
2012-11-27 08:02 4 2207
[Quartus] xc6slx9-2csg324 spi flash下载失败
2012-11-25 18:25 1 4437
整流器的应用分析
2012-11-24 20:26 3 1895
dm368
2012-11-22 20:44 1 2678
[Quartus] 双时钟域时序约束问题
2012-11-22 20:47 5 3617
求助:关于ACTEL的反熔丝FPGA的问题。
2012-11-22 13:51 2 2067
qiujiafa
2013-1-11 13:26 7 2039
[Quartus] 用Modelsim仿真PLL_ADV和PLL_BASE时候报错
2012-11-20 17:23 2 5226
有谁能说ARM有哪些过人之处?
2012-11-20 17:28 9 2301
请教诸位.....FPGA上电后I/O口初始状态的控制
2012-11-16 21:58 3 2858
汽车级 Zynq-7000 All Programmable SoC(ZT)
2012-11-18 17:27 4 1713
Libero9.1烧写反熔丝的FPGA时出错。
2012-11-21 11:46 5 1942
请教大侠spartan-6 ISERDES2的phase detector原理 attach_img
2012-11-23 20:53 13 8065
请问这个时序verilog如何实现 attach_img
2012-11-24 20:27 10 2623
EPM7256AETC-10发烫,求解!
2012-11-18 16:59 8 2389
xilinx spartan6 MCB读写DDR2的仿真问题
2013-10-4 10:24 10 5378
同一时钟下模块之间数据传输.同步问题
2012-11-16 22:05 5 1931
关于quartus和modelsim时序仿真的问题,请教!
2012-11-15 21:02 7 2569
关于quartus和modelsim时序仿真的问题,请教!
2012-11-18 17:25 1 1666
求助:Libero9.1中WaveFomer的使用问题 attach_img
2012-11-22 08:11 10 2496
不能烧程序进flash
2013-1-24 13:44 5 4085
[Quartus] 管脚绑定有问题,能救吗?
2012-11-14 08:13 4 2354
电源问题
2012-11-18 16:48 3 1402
VHDL 连续非阻塞赋予值的问题
2012-11-17 23:48 18 2780
VHDL FOR LOOP 应用问题
2012-11-14 18:47 11 3370
[Quartus] 有什么原因导致FPGA能通过JTAG成功下载,但是不能正常运行? attachment  ...2
2016-8-1 14:26 22 15124
[VHDL] 用Virtex5控制NANDFlash芯片出现的问题:R/B信号一直无变化
2013-9-24 14:37 5 2573
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则