FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 1|主题: 14266|帖子: 104573 收藏 (180)

1 ... 45 46 47 484950 51 52 53 ... 75 / 75 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


multisim仿真ad620输出竟达100Mv,怎么回事 multisim仿真 AD 电路 weishukongji 2012-11-28 19:05 3 2159
新手使用FPGA中遇到的问题请教 FPGA 信号 inout wuhaidianzi 2012-11-29 08:03 4 2469
关于赋值的一个问题，高手指点 INA qwempty 2013-3-12 20:46 12 2754
数字信号可靠性？信号数字信号 wajtmusic 2012-11-28 20:55 4 1597
串口收发多字节数据，如何用fifo来实现？ FIFO 串口串口收发 hotsauceisme 2012-11-29 19:02 8 3891
求助：verilog的ODDR2使用问题 verilog DDR ST wrigleymint 2012-11-27 17:01 1 3741
求quartus10.0教程 UART dwananqinyan 2014-10-21 15:27 7 2159
verilog 不可综合语句 verilog TI 阻塞 dwananqinyan 2012-12-6 21:32 11 2492
cpld与fpga的一点疑问 FPGA 编程 robbins37 2012-11-30 19:19 11 2812
modelsim仿真文件的读/写操作 modelsim 仿真 ni robbins37 2012-11-27 15:42 1 1791
.jic文件 ic FPGA JTAG wajtmusic 2012-11-27 18:07 1 2342
quartus warning warning Direct 碧溪 2012-11-27 18:09 2 2225
SOPC Builder 自定义IP builder sopc ip wajtmusic 2012-11-27 18:05 3 1884
串口光纤收发器的频率(CPLD) 串口光纤收发器碧溪 2012-11-27 08:02 4 2262
[Quartus] xc6slx9-2csg324 spi flash下载失败 flash xc6slx9 mcu8031 2012-11-25 18:25 1 4476
整流器的应用分析整流器电源直流 bj2002 2012-11-24 20:26 3 1983
dm368 DM 视频采集 MatthewH 2012-11-22 20:44 1 2725
[Quartus] 双时钟域时序约束问题时序时钟 yangchao1t 2012-11-22 20:47 5 3652
求助：关于ACTEL的反熔丝FPGA的问题。 Actel FPGA 调试 wind_vip 2012-11-22 13:51 2 2148
qiujiafa qiu lsh1985 2013-1-11 13:26 7 2129
[Quartus] 用Modelsim仿真PLL_ADV和PLL_BASE时候报错 adv se 仿真 jszy168 2012-11-20 17:23 2 5258
有谁能说ARM有哪些过人之处？ ARM MCU 乘法器吾要单片机 2012-11-20 17:28 9 2390
请教诸位.....FPGA上电后I/O口初始状态的控制 FPGA 控制 I/O ygyh 2012-11-16 21:58 3 2863
汽车级 Zynq-7000 All Programmable SoC(ZT) Zynq-7000 汽车 SOC jameswangchip 2012-11-18 17:27 4 1772
Libero9.1烧写反熔丝的FPGA时出错。 Libero FPGA wind_vip 2012-11-21 11:46 5 2006
请教大侠spartan-6 ISERDES2的phase detector原理 Phase detector serdes wahahaabc 2012-11-23 20:53 13 8203
请问这个时序verilog如何实现 verilog 时序 AC laihama 2012-11-24 20:27 10 2671
EPM7256AETC-10发烫，求解！ PLD yicaiwu 2012-11-18 16:59 8 2431
xilinx spartan6 MCB读写DDR2的仿真问题 DDR spartan6 仿真 simpletv 2013-10-4 10:24 10 5480
同一时钟下模块之间数据传输.同步问题数据传输时钟 BLE naught 2012-11-16 22:05 5 1983
关于quartus和modelsim时序仿真的问题，请教！仿真时序 catiya 2012-11-15 21:02 7 2614
关于quartus和modelsim时序仿真的问题，请教！仿真时序 catiya 2012-11-18 17:25 1 1666
求助：Libero9.1中WaveFomer的使用问题 Libero ic AC wind_vip 2012-11-22 08:11 10 2594
不能烧程序进flash flash 芯片 ATM hotsauceisme 2013-1-24 13:44 5 4135
[Quartus] 管脚绑定有问题，能救吗？管脚 AD 时钟 hotsauceisme 2012-11-14 08:13 4 2463
电源问题电源电压电流 longjilb 2012-11-18 16:48 3 1421
VHDL 连续非阻塞赋予值的问题 VHDL 阻塞 BLE nono2000 2012-11-17 23:48 18 2860
VHDL FOR LOOP 应用问题 FOR VHDL IO nono2000 2012-11-14 18:47 11 3403
[Quartus] 有什么原因导致FPGA能通过JTAG成功下载，但是不能正常运行？ ...2 FPGA JTAG pen aureoleday 2016-8-1 14:26 22 15284
[VHDL] 用Virtex5控制NANDFlash芯片出现的问题：R/B信号一直无变化 Flash芯片控制信号 Mike203 2013-9-24 14:37 5 2607