收藏本版 |订阅

今日: 0|主题: 14355|帖子: 104807

如何将自己写的VHDL/verilog模块封装成IP核?
2012-12-6 21:31 2 3035
AD采样数据同步问题 attach_img  ...2
2012-12-6 21:29 35 9287
SD卡CMD17命令
2012-12-6 17:30 2 2434
[matlab] xilinx ISE 为吗不能综合呢?
2012-12-6 11:39 6 3265
[matlab] 請問一下要怎麼連結ISE 14.1 跟modelsimSE-64 10.1c
2012-12-6 09:18 2 2394
求FPGA开发板,推荐?
2012-12-6 07:54 4 1968
两片Spartan-6之间连接可以用GTP吗?
2012-12-5 23:46 7 3153
spartan-6的PLL性能?
2012-12-5 23:43 19 3204
赛灵思下载器
2012-12-5 23:39 8 3063
[VHDL] 基于DSP与FPGA的全姿态指引仪的设计 agree
2012-12-5 22:27 3 1520
fpga如何驱动打印机
2012-12-5 22:26 4 1712
量产了没?
2012-12-5 22:26 12 2083
怎么阅读ise生成的文件? attach_img
2012-12-5 22:25 2 1905
Timing Closure on FPGAs
2012-12-5 19:05 7 1997
spartan-6最大输入时钟频率
2012-12-5 19:02 1 4310
大神进来看看我的warning啊
2012-12-5 18:52 8 3101
Explore the Vivado HLS Design Assistant Today!
2012-12-5 13:18 3 2357
好玩的JTAG链。大家知道是什么原因吗? attach_img
2012-12-4 23:31 12 3040
求基于VHDL的USB通信的代码
2012-12-4 22:18 3 2406
Xilinx VHDL 时序问题怎么解决
2012-12-4 22:15 9 2312
XILINX的FPGA芯片架构剖析
2012-12-4 21:51 7 2864
ua741可正常工作的需要供电电压范围是多少?
2012-12-4 21:49 1 4094
FPGA IO 输出输出电阻
2012-12-4 17:33 8 3314
Linux驱动入门
2012-12-4 17:28 7 2776
[Quartus] 基于FPGA的一种高速图形帧存设计
2012-12-4 13:09 8 2038
STM32实现SPI通信问题求解
2012-12-4 12:49 5 3791
请大家看看我的小i程序有什么问题(请尽量指出)
2012-12-4 12:11 7 2182
mig初学者
2012-12-4 11:27 7 2328
FPGA求助
2012-12-4 08:41 4 1377
[CPLD] 基于FPGA的伪随机序列的生成方法及应用
2012-12-3 21:55 3 2628
[Quartus] 基于FPGA控制的温度检测无线发射接收系统
2012-12-3 21:55 3 2491
求救啊,为什么这个引脚不能作为时钟输入! attach_img
2012-12-3 21:49 7 2528
异构处理器开发趋势:用OpenCL开发嵌入式混合代码
2012-12-3 21:34 5 2263
FPGA做算法
2012-12-3 17:47 12 3055
EP1C3T100C8N中文数据手册(求)
2012-12-3 10:07 0 3716
FPGA中IP核的生成(回复给分) attach_img  ...2
2012-12-2 22:05 28 4544
FPGA的光纤通信接口控制芯片设计
2012-12-2 21:37 6 3487
Verilog HDL---复杂数字系统的构成
2012-12-2 20:07 6 2747
求助这个E1电路选用哪种FPGA芯片比较好 attach_img
2012-12-1 23:21 0 1564
安富利公司赛灵思 FPGA VxWorks 技术研讨会 - 北京
2012-12-1 22:24 5 3020
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部