收藏本版 |订阅

今日: 0|主题: 14373|帖子: 104883

亲爱的版主:我想订阅赛灵思中国通讯杂志
2012-12-7 19:31 15 2592
[CPLD] 用FPGA替代DSP实现即时视频处理
2012-12-7 17:51 0 1892
[Quartus] 基于FPGA和SMT387的SAR数据采集与存储系统
2012-12-7 17:50 1 2000
比电子工程专辑还专业的赛灵思中国通讯
2012-12-7 17:44 10 3397
关于32为加法器
2012-12-7 17:41 0 1237
[matlab] 请教关于fft ip核输出问题 attachment
2012-12-7 13:47 12 8301
[VHDL] 高清图像处理中FPGA的作用
2012-12-7 09:45 2 2441
[Quartus] 求助 spartan6 lx9csg324 + n25p启动问题
2012-12-7 09:43 4 2304
问一个VHDL的很笨的问题,求解惑
2012-12-7 08:54 4 2226
赛灵思(Xilinx)汤立人将在2012 SEMICON JAPAN发表主题演讲
2012-12-7 08:53 2 1998
[Quartus] 基于FPGA的嵌入式Linux软硬件设计
2012-12-7 08:41 2 2541
[VHDL] 基于Xilinx FPGA IP核的FFT算法的设计与实现
2012-12-6 23:48 1 3616
[CPLD] 基于FPGA和PCI的高精度测速板卡的设计与实现
2012-12-6 23:41 1 2069
[Quartus] 使用CPLD实现QWERTY键盘
2012-12-6 23:41 0 1862
画FPGA原理图用那款EDA会好些?  ...2
2012-12-6 22:01 22 4134
基于FPGA的8051IP核应用开发
2012-12-6 21:50 4 1903
[VHDL] 基于XilinxFPGA的时钟管理设计与实现 attachment
2012-12-6 21:44 6 2273
verilog 不可综合语句
2012-12-6 21:32 11 2635
如何将自己写的VHDL/verilog模块封装成IP核?
2012-12-6 21:31 2 3059
AD采样数据同步问题 attach_img  ...2
2012-12-6 21:29 35 9501
SD卡CMD17命令
2012-12-6 17:30 2 2440
[matlab] xilinx ISE 为吗不能综合呢?
2012-12-6 11:39 6 3282
[matlab] 請問一下要怎麼連結ISE 14.1 跟modelsimSE-64 10.1c
2012-12-6 09:18 2 2403
求FPGA开发板,推荐?
2012-12-6 07:54 4 1985
两片Spartan-6之间连接可以用GTP吗?
2012-12-5 23:46 7 3185
spartan-6的PLL性能?
2012-12-5 23:43 19 3259
赛灵思下载器
2012-12-5 23:39 8 3103
[VHDL] 基于DSP与FPGA的全姿态指引仪的设计 agree
2012-12-5 22:27 3 1523
fpga如何驱动打印机
2012-12-5 22:26 4 1717
量产了没?
2012-12-5 22:26 12 2117
怎么阅读ise生成的文件? attach_img
2012-12-5 22:25 2 1912
Timing Closure on FPGAs
2012-12-5 19:05 7 2015
spartan-6最大输入时钟频率
2012-12-5 19:02 1 4319
大神进来看看我的warning啊
2012-12-5 18:52 8 3124
Explore the Vivado HLS Design Assistant Today!
2012-12-5 13:18 3 2371
好玩的JTAG链。大家知道是什么原因吗? attach_img
2012-12-4 23:31 12 3059
求基于VHDL的USB通信的代码
2012-12-4 22:18 3 2410
Xilinx VHDL 时序问题怎么解决
2012-12-4 22:15 9 2320
XILINX的FPGA芯片架构剖析
2012-12-4 21:51 7 2887
ua741可正常工作的需要供电电压范围是多少?
2012-12-4 21:49 1 4101
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部