收藏本版 |订阅

今日: 0|主题: 14355|帖子: 104807

[VHDL] 基于FPGA的高速数据采集系统接口设计
2012-12-1 21:22 1 2349
[CPLD] 基于FPGA的多通道高速CMOS图像采集系统
2012-12-1 21:21 1 2295
ISE 中全局时钟缓冲问题
2012-12-1 20:57 14 3726
大家聊聊了解芯片内部结构对我们设计的重要性
2012-12-1 20:44 4 2118
FIR数字滤波
2012-11-30 20:12 5 2341
VHDL最基础的一个问题
2012-11-30 19:43 9 2260
[VHDL] 基于XilinxMicroBlaze的嵌入式GPS接收机研究 attachment
2012-11-30 19:20 2 1685
cpld与fpga的一点疑问
2012-11-30 19:19 11 3124
有谁用过tlk1501么 attachment
2012-11-30 18:44 5 3141
用verilog写两个数差的绝对值
2012-11-30 18:39 8 3957
SDRAM问题
2012-11-30 17:54 3 2892
在verilog中用assign赋值错误原因
2012-11-30 17:03 2 2505
[CPLD] 基于Xilinx FPGA的通用信号发生器
2012-11-30 16:00 3 1977
7系列什么时候开卖?
2012-11-30 15:56 11 2173
程序有问题
2012-11-30 15:53 3 2057
VHDL句子
2012-11-30 15:53 3 1693
Xilinx CTO Bolsens先生为清华学子描绘All Programmable蓝图
2012-11-30 15:48 1 1370
如何在Q2中将IO口设置为开漏输入呢?
2012-11-30 15:48 3 1741
[Quartus] 最新参考设计演示了安富利工业以太网套件的实时协议
2012-11-30 15:04 2 2208
基于VxWorks的多DSP系统的多任务程序设计
2012-11-30 14:13 1 2427
FPGA的PCI-E X4 ROOT连接X1设备的带宽问题
2012-11-30 12:02 6 3323
bootloader的启动问题
2012-11-30 08:12 12 6070
关于fpga UART批量接收数据的问题 attachment
2012-11-29 21:34 10 3349
xilinx 串口设计笔记 attach_img
2012-11-29 20:31 11 3137
怎样管理研发技术人员
2012-11-29 20:25 3 2013
负脉冲求助
2012-11-29 20:24 2 1871
自己写的分频程序,贴出来!
2012-11-29 20:23 13 2435
优化逻辑时序的几个办法---- verilog语言
2012-11-29 20:23 1 2812
求助 FIFO编写 问题
2012-11-29 20:21 0 1830
采用赛灵思Kintex-7开发板和NXP ADC1443D200的FMC演示视频
2012-11-29 20:21 3 1721
FPGA设计工具视点
2012-11-29 20:20 3 1660
Altera推出电机控制开发工作台
2012-11-29 20:20 4 2242
基于IP核的FPGA 设计方法
2012-11-29 20:20 5 2150
Cyclone V开发板试用报告三 简单的按键中断
2012-11-29 20:19 13 3200
ISE仿真输出波形全部为z attach_img
2012-11-29 20:16 4 5145
基于FPGA的多通道频率检测技术方案
2012-11-29 19:54 0 1942
ETL-001 XILINX SPARTAN 3A系列FPGA开发板简介 attachment
2012-11-29 19:40 2 2739
FPGA设计高级技巧Xilinx篇 attachment
2012-11-29 19:07 2 2228
串口收发多字节数据,如何用fifo来实现?
2012-11-29 19:02 8 4017
应用于FPGA测试的导航映射方法.pdf attach_img
2012-11-29 16:16 0 1562
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部