收藏本版 |订阅

今日: 1|主题: 14363|帖子: 104827

异构处理器开发趋势:用OpenCL开发嵌入式混合代码
2012-12-3 21:34 5 2268
FPGA做算法
2012-12-3 17:47 12 3072
EP1C3T100C8N中文数据手册(求)
2012-12-3 10:07 0 3717
FPGA中IP核的生成(回复给分) attach_img  ...2
2012-12-2 22:05 28 4579
FPGA的光纤通信接口控制芯片设计
2012-12-2 21:37 6 3490
Verilog HDL---复杂数字系统的构成
2012-12-2 20:07 6 2760
求助这个E1电路选用哪种FPGA芯片比较好 attach_img
2012-12-1 23:21 0 1566
安富利公司赛灵思 FPGA VxWorks 技术研讨会 - 北京
2012-12-1 22:24 5 3029
[VHDL] 基于FPGA的高速数据采集系统接口设计
2012-12-1 21:22 1 2353
[CPLD] 基于FPGA的多通道高速CMOS图像采集系统
2012-12-1 21:21 1 2300
ISE 中全局时钟缓冲问题
2012-12-1 20:57 14 3743
大家聊聊了解芯片内部结构对我们设计的重要性
2012-12-1 20:44 4 2126
FIR数字滤波
2012-11-30 20:12 5 2360
VHDL最基础的一个问题
2012-11-30 19:43 9 2278
[VHDL] 基于XilinxMicroBlaze的嵌入式GPS接收机研究 attachment
2012-11-30 19:20 2 1688
cpld与fpga的一点疑问
2012-11-30 19:19 11 3134
有谁用过tlk1501么 attachment
2012-11-30 18:44 5 3149
用verilog写两个数差的绝对值
2012-11-30 18:39 8 3960
SDRAM问题
2012-11-30 17:54 3 2894
在verilog中用assign赋值错误原因
2012-11-30 17:03 2 2507
[CPLD] 基于Xilinx FPGA的通用信号发生器
2012-11-30 16:00 3 1986
7系列什么时候开卖?
2012-11-30 15:56 11 2193
程序有问题
2012-11-30 15:53 3 2060
VHDL句子
2012-11-30 15:53 3 1696
Xilinx CTO Bolsens先生为清华学子描绘All Programmable蓝图
2012-11-30 15:48 1 1372
如何在Q2中将IO口设置为开漏输入呢?
2012-11-30 15:48 3 1742
[Quartus] 最新参考设计演示了安富利工业以太网套件的实时协议
2012-11-30 15:04 2 2222
基于VxWorks的多DSP系统的多任务程序设计
2012-11-30 14:13 1 2431
FPGA的PCI-E X4 ROOT连接X1设备的带宽问题
2012-11-30 12:02 6 3331
bootloader的启动问题
2012-11-30 08:12 12 6082
关于fpga UART批量接收数据的问题 attachment
2012-11-29 21:34 10 3364
xilinx 串口设计笔记 attach_img
2012-11-29 20:31 11 3151
怎样管理研发技术人员
2012-11-29 20:25 3 2020
负脉冲求助
2012-11-29 20:24 2 1875
自己写的分频程序,贴出来!
2012-11-29 20:23 13 2445
优化逻辑时序的几个办法---- verilog语言
2012-11-29 20:23 1 2813
求助 FIFO编写 问题
2012-11-29 20:21 0 1834
采用赛灵思Kintex-7开发板和NXP ADC1443D200的FMC演示视频
2012-11-29 20:21 3 1724
FPGA设计工具视点
2012-11-29 20:20 3 1662
Altera推出电机控制开发工作台
2012-11-29 20:20 4 2250
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部