收藏本版 |订阅

今日: 0|主题: 14387|帖子: 104919

PCIE core的ucf约束文件
2013-8-21 14:53 3 2352
关于DDR2的布线
2013-8-20 22:13 4 2829
[FPGA] FPGA问题(这标题) attach_img
2013-8-20 19:57 2 1615
[FPGA] FPGA实现等效采样的时钟问题
2013-8-20 19:47 0 1465
怎么知道xilinx库函数中包括哪些component?
2013-8-20 15:08 0 1348
[FPGA] FPGA是什么?FPGA现状?怎样学习FPGA?
2013-8-20 15:04 2 1876
FPGA是什么?FPGA现状?怎样学习FPGA?
2013-8-20 10:31 0 1269
[CPLD] 请教廉价CPLD实现I2C的方案
2013-8-20 08:30 6 2326
[modelsim] 用ise14.2的几个错误怎么解决
2013-8-20 08:17 2 4115
[FPGA] Fpga低温出现故障,部分逻辑出现异常
2013-8-20 08:13 5 5045
[FPGA] altera ddr ip的问题,cyclone4是否不支持ddr sdram的ip? attachment
2013-8-20 08:11 3 2436
求基于FPGA的(DDS)任意信号发生器????
2013-8-20 08:10 3 2384
PGA选型
2013-8-19 21:30 9 2333
基于DDS的任意信号发生器设计 attachment
2013-8-19 19:21 8 2731
verilog 程序,新手,求指点 attach_img
2013-8-19 10:48 2 2056
[Quartus] TimeQuest中状态机的状态输出被当做基本时钟是为什么? attach_img
2013-8-19 10:13 1 2551
[FPGA] 电路的逻辑出现错误?
2013-8-19 08:14 2 1520
vivado使用遇到问题,求解答。
2013-8-18 18:46 0 2305
[verilog] 一个关于AD828的驱动程序,求各位大神指教指教一下
2013-8-18 16:14 9 2303
三段式verilog状态机,写好状态机还真不容易,求指导
2013-8-17 23:29 0 1438
加载程序在复位后为何还存在 attach_img
2013-8-17 13:37 6 1629
[CPLD] 请教关于晶振给fpga提供时钟的问题  ...2
2013-8-17 09:48 36 12935
[FPGA] 赛灵思的片子,对信号取反竟然有错误,有图,请教各位 attach_img
2013-8-16 17:56 14 3421
[FPGA] 有谁用过xilinx的FFT核么?
2013-8-16 17:38 0 1900
[FPGA] sdram在连续写和非连续写的时候有什么差异呢?
2013-8-16 16:53 2 1782
[FPGA] 求助开发板怎么选
2013-8-16 10:27 4 1585
[FPGA] FPGA设计常用IP核-锁相环--FPGA入门视频教程
2013-8-16 10:21 2 1871
关于ISE14.5的iMPACT
2013-8-16 09:44 0 1486
FPGA 彩屏 触摸屏
2013-8-15 20:30 1 1279
跨时钟域问题 attachment
2013-8-15 18:38 4 2300
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部