FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14200|帖子: 104294 收藏 (179)

1 ... 239 240 241 242243244 245 246 ... 355 / 355 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


赛灵思荣膺 “2012年度All Programmable技术及产品创新奖” 赛灵思 Programmable 创新奖 xjsxjtu 2012-9-13 21:52 6 1428
把握Zynq-7000 All Programmable SoC价值优势 SOC Zynq-7000 Programmable 星星之火红 2012-9-13 21:52 5 1623
[Quartus] ISE13.3和S6 伤不起，有木有 ...2 3 4 se 代码 short SuperX-men 2012-9-13 21:51 61 9991
2012年8月思科硬件工程师面试题:求帮忙思科硬件工程师硬件设计 xuehua230 2012-9-13 21:51 17 5909
Core Generator的生成IP核的问题 generator ip核 luodifeihua 2012-9-13 13:35 1 1542
北京富士通研发中心招聘链路级仿真FPGA开发实习生 FPGA开发 xiao6666 2012-9-13 08:35 9 1830
主从状态机例程 lol verilog 可木 2012-9-12 23:20 5 2393
[CPLD] spartan3 ddr控制器给出的用户接口有auto_ref_req 和 ar_done信号信号接口 spartan3 zy7598865 2012-9-12 19:39 0 1713
学习需要，收块xilinx官方的spartan-3e的评估板 XILINX 评估板 Spartan-3E yuxiang2008 2012-9-12 17:10 18 2462
[CPLD] 基于FPGA的彩色图像Bayer变换实现彩色图像 FPGA TI gaochy1126 2012-9-12 11:20 1 1777
如何有效防止FPGA设计被克隆？ ...2 FPGA设计 ASIC sic julien 2012-9-12 09:37 33 4669
FPGA的JTAG不能下载。JTAG是不是烧了？高手帮忙 FPGA JTAG 短路 sylarback 2012-9-12 00:04 14 4780
异步时钟的同步化，俗称“慢打一拍",寄存一拍异步时钟信号 se shell.albert 2012-9-11 23:26 3 5772
14.2 里面 MIG v3.61 生成IP的时候报错 ip xuehua230 2012-9-11 18:49 1 1051
FPGA/CPLD中常见模块设计精华集锦模块设计 FPGA/CPLD 星星之火红 2012-9-11 18:25 0 1425
高可靠领域应用FPGA占市场15% FPGA 芯片 shang651 2012-9-11 13:42 15 2403
选择赛灵思(Xilinx)FPGA芯片的N个理由 FPGA芯片赛灵思 XILINX shang651 2012-9-11 12:39 12 2108
20nm FPGA的时代就要来了~ FPGA PGA 工程师 Oxygen.Chu 2012-9-11 11:20 5 1585
[Quartus] 高速突发模式误码测试仪的FPGA实现方案 FPGA实现信号 gaochy1126 2012-9-11 10:40 0 1372
[CPLD] 基于FPGA的高阶音频均衡滤波器设计音频 FPGA 滤波器设计 gaochy1126 2012-9-11 10:32 4 1682
基于ARM的SoC FPGA缩短设计时间 ARM FPGA SOC wmsk 2012-9-11 10:26 13 1578
驱动问题驱动程序 rc MatthewH 2012-9-11 10:25 7 1952
莱迪思宣布iCEblink40评估套件特价促销评估套件莱迪思 lxAPP 2012-9-11 09:58 13 2386
[CPLD] 基于FPGA的部分响应CPM信号解调器的设计 FPGA 解调器 gaochy1126 2012-9-10 19:59 3 1419
请问8位控制器数据集成到APB总线上怎么处理比较合理？控制器数据集成 APB总线 open82977352 2012-9-10 18:40 5 1827
重大科技专项：中国FPGA的核心竞争力 FPGA 芯片 xiao6666 2012-9-10 15:36 7 1451
DE2-70_NET simple_socket_server lab 求救 simple Lab NET chihting 2012-9-10 15:01 2 3229
[CPLD] SDRAM读出的数据始终是FF ...2 DRAM SDRAM kangwuwei 2012-9-10 14:31 21 5927
智能型器件Astro II简介智能型器件 ST xuehua230 2012-9-10 14:29 7 1636
莱迪思荣获中国＂最具创新的FPGA移动电子平台＂奖电子 FPGA 莱迪思星星之火红 2012-9-10 14:10 5 1452
玩转FPGA 赛灵思（xilinx）FPGA设计大赛圆满结束 FPGA设计赛灵思大赛星星之火红 2012-9-10 11:19 6 1267
Xilinx收购PetaLogix意在FPGA和SoC？ XILINX logix FPGA lxAPP 2012-9-10 11:19 6 1578
看了1本书,发现好像是写错了,关于连续赋值 TE ST TEST redcar 2012-9-10 11:11 4 2324
reset_counter Reset TE wajtmusic 2012-9-10 11:09 10 1619
谁能翻译下，状态机的5个规则 ST TE 457878 2012-9-9 21:41 1 1702
关于flash读数据，在线等，一直出错，大虾们，快点吧 flash Chip ChipScope 52228254 2012-9-9 21:35 3 1534
如何级联用ISERDES2 des serdes se liwsx 2012-9-9 16:30 4 2933
程序跑飞？ ...2 电流 michelle123 2012-9-9 16:28 25 4979
FLIR借助MATLAB加速热成像FPGA的开发热成像 FPGA matlab xjsxjtu 2012-9-9 16:07 5 1119
[CPLD] 基于FPGA的高效FIR滤波器设计与实现 fir滤波器 FPGA 滤波器设计 gaochy1126 2012-9-9 15:10 1 1631