收藏本版 (180)|订阅

今日: 1 |主题: 14282|帖子: 104608

ModelSim-Altera仿真时出现的问题。 attach_img
2011-3-23 15:51 3 3102
FPGA实验板电路图 attachment
2011-3-23 15:21 1 1899
将夏宇闻老师教材里一段式状态机改写成三段式,请指正。
2011-3-23 14:02 3 2784
I2C 的verilog模块中,状态机主要实现什么功能?
2011-3-23 11:59 1 2542
cpld能传输时钟吗,该怎么弄啊?
2011-3-23 11:57 5 4383
如何例化元件,是在不会,希望大家帮忙下
2011-3-23 11:39 6 2361
DSP2812开发板原理图 attachment
2011-3-22 22:34 0 1839
DSP2812开发板原理图 attachment
2011-3-22 22:00 0 1787
赛灵思的广电方案分享
2011-3-22 19:05 3 2229
Xilinx FPGA全局时钟和第二全局时钟资源的使用方法
2011-3-22 10:58 8 12014
[verilog] 恭喜赛灵思:全球首个28nm FPGA 产品交付客户
2011-3-22 10:50 11 2871
Xilinx的数字信号处理解决方案
2011-3-21 22:39 3 2284
[matlab] Xilinx的IP核应该指南 attachment
2011-3-21 22:38 8 3084
[matlab] 求助:编写应用程序 attachment
2011-3-21 22:19 9 2382
全球第一款28nm产品视频演示-优酷网
2011-3-21 21:24 1 1450
基于FPGA的UltraDMA数据记录系统.pdf attachment
2011-3-21 18:57 1 2578
那为大哥知道电脑套色系统
2011-3-21 15:53 0 1580
[推荐]CPLD/FPGA开发板详细技术资料+原理图 attach_img
2011-3-21 15:15 0 2342
[matlab] ISE: place and route report?
2011-3-21 10:56 2 4442
issue list -- 1 attachment
2011-3-20 21:48 8 2589
[CPLD] Spartan 3E初学者主板示意图 attachment
2011-3-20 21:47 2 2945
FPGA分频的问题
2011-3-20 15:16 10 3658
[matlab] 请教一个system generator中遇到的问题 attach_img
2011-3-20 13:25 4 3119
[matlab] testbench里提示找不到模块,这是为什么?
2011-3-19 23:02 6 7438
ModelSim-Altera仿真时出现的问题。
2011-3-18 08:42 6 3161
CPLD控制DA问题
2011-3-17 23:12 4 2713
用fpga实现 I2C 的思路
2011-3-17 17:54 3 2272
DSP与普通MCU的区别
2011-3-17 11:56 0 1791
DSP C语言与主机C语言的主要区别
2011-3-17 11:53 0 1793
FPGA高性能数字信号处理能力的来源
2011-3-17 11:39 0 1822
利用Virtex-5 SXT的高性能DSP解决方案
2011-3-17 11:33 0 1645
如何实现高性能的DSP处理
2011-3-17 11:29 0 1490
FPGA高性能数字信号处理能力的来源
2011-3-17 11:26 0 1938
基于FPGA及模拟电路的模拟信号波形的实现
2011-3-17 11:20 0 2399
分析模拟信号和数字信号之间的区别
2011-3-17 11:18 0 2039
数字信号处理概述
2011-3-17 11:15 0 1916
gal的输出端接了光耦,需要加上拉吗 attach_img
2011-3-17 11:05 6 3333
Spartan6 4*SPI 配置电路 attach_img
2011-3-17 10:56 7 5076
关于流水线请教
2011-3-17 10:50 5 2785
关于verilog的锁存器边沿触发和翻转的疑问 attach_img
2011-3-17 10:36 3 3670
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部