21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

 版块 作者 回复/查看 最后发表
GSM和大家一起学习Verilog HDL
GSM ，HDL ，verilog ，monkey ，ic
FPGA论坛 GoldSunMonkey 2012-3-8 38 4981 swe21 2012-4-20 17:04
谁能推荐一些优秀的testbench源程序（verilog）？
testbench ，verilog ，源程序 ，测试程序
FPGA论坛 zhushouxi 2012-3-5 24 5565 liedc 2012-4-26 11:42
verilog小数如何表示 attach_img
verilog ，ST ，RS ，Wire ，Input
FPGA论坛 aikimi7 2012-3-1 4 8764 GoldSunMonkey 2012-3-1 15:40
verilog小数如何表示 attach_img
verilog ，ST ，RS ，Wire ，Input
FPGA论坛 aikimi7 2012-3-1 8 5463 Backkom80 2012-3-6 22:54
如何学习FPGA
FPGA ，工程师 ，verilo ，verilog ，软件
ZLG liwsx 2012-2-28 1 2106 www.mjzctea.com 2012-2-28 16:27
请问各位高手有做过usb2.0 hub 的吗
USB2.0 ，FPGA ，PGA ，verilog ，毕业设计
USB技术专区 huyang1015 2012-2-19 0 2590 huyang1015 2012-2-19 14:11
请教各位前辈有关数字IC的一些问题！！
数字IC ，ic ，verilog ，Verilog语言 ，verilo
新手园地 七尺男儿 2012-2-15 3 1752 caiys 2012-2-16 11:38
请教关于Verilog定义的memory的初始赋值问题
memory ，verilog ，verilo ，存储单元
FPGA论坛 ylanxuez 2012-2-13 8 4791 Backkom80 2012-2-18 12:52
怎么对Verilog定义的memory初始赋值
memory ，verilog ，verilo ，存储单元
FPGA论坛 ylanxuez 2012-2-12 6 8025 beck_ck 2012-2-24 12:35
有谁知道DXP Altinm里面有一些关于FPGA的那些功能怎么用？
dxp ，FPGA ，TI ，HDL ，verilog
FPGA论坛 jakfens 2012-1-31 7 1928 ertu 2012-2-1 15:57
基于Verilog HDL的UART模块设计与仿真
模块设计 ，HDL ，仿真 ，verilog ，UART
ZLG msp430ing 2012-1-18 6 2748 lifenganhui 2012-2-1 15:59
fpgawFPGA是什么？FPGA现状？怎样学习FPGA？
FPGA ，verilo ，verilog ，编程 ，VHDL
ZLG msp430ing 2012-1-18 1 2318 kfliuyan 2012-1-31 10:31
verilog 实现任意占空比、任意分频的方法 转
verilog ，TE ，counter ，系统时钟 ，时钟
ZLG 黑发尤物 2012-1-18 4 3302 liqaz 2012-2-1 16:13
verilog中reg和wire类型的区别和用法
verilog ，Wire ，端口 ，NET ，寄存器
ZLG 即时生效 2012-1-18 9 3770 lirfv 2012-2-6 21:04
FPGA工程师的入门学习(zhuan)
AN ，FPGA ，工程师 ，verilog ，verilo
ZLG FVJFIFE 2012-1-18 0 1694 FVJFIFE 2012-1-18 12:32
请教高手，关于Verilog HDL 程序编译
编译 ，verilog ，HDL ，ST ，RS
FPGA论坛 shizz 2012-1-12 2 2765 lczhoujq 2012-1-13 14:54
请教大家一个问题
EDA ，HDL ，verilog ，VerilogHDL ，硬件
EDA 技术 zjsyjbb 2012-1-1 2 1761 utopiaworld 2012-1-7 13:51
关于FPGA学习的几个问题（转）
FPGA ，verilog ，UART ，仿真 ，Quartus
ZLG FVJFIFE 2012-1-18 0 1844 FVJFIFE 2012-1-18 12:34
Quartus II 6.0不能仿真 attachment
Quartus ，仿真 ，verilog ，编写 ，小程序
EDA 技术 SystemNeck 2012-2-23 0 1869 SystemNeck 2012-2-23 17:22
verilog菜鸟问题 attach_img
verilog ，verilo ，AC ，数据类型
FPGA论坛 xajun 2012-2-27 2 1947 lining21 2012-2-29 23:08
1 ...343536373839404142... 58下一页