21ic电子技术开发论坛 › verilog › 相关帖子
verilog 标签:

verilog

最新发表 / 热门讨论

版块 作者 回复/查看 最后发表
跟着我从零开始入门FPGA(一周入门XXOO系列) attach_img EDA 技术 McuPlayer 2012-5-13 158 25797 wanghui9010 2012-7-26 15:40
请教:verilog实现的UART模块中波特率的时钟分频问题…… FPGA论坛 yuxiang2008 2012-4-18 9 6206 hawksabre 2012-12-27 18:28
Verilog小数定标问题 FPGA论坛 aikimi7 2012-3-26 0 1640 aikimi7 2012-3-26 10:10
请教个verilog问题.想不明白
verilog ,module ,FOR ,ni ,npu
FPGA论坛 zjsyjbb 2012-3-23 8 2321 GoldSunMonkey 2012-3-26 20:52
新手学习官方文档可行吗?quartus之后还需要学习什么? FPGA论坛 mathematical 2012-3-20 5 2619 Backkom80 2012-3-22 10:18
紧急help:这个verilog文件xst check syntax报错 attachment
ST ,ck ,verilog ,HDL ,hd
FPGA论坛 edacsoft 2012-3-15 3 3177 GoldSunMonkey 2012-3-15 19:19
求助:inout端口在test文件里面作为输入怎么用
inout ,端口 ,TEST ,sd ,verilog
FPGA论坛 梦境缠绕 2012-3-14 3 2088 Backkom80 2012-3-15 12:45
请教一个verilog的问题
verilog ,ADDR ,DDR ,se ,address
FPGA论坛 c1apton 2012-3-14 21 3757 GoldSunMonkey 2012-3-16 16:58
流水线设计 attach_img FPGA论坛 aikimi7 2012-3-22 1 1552 Backkom80 2012-3-22 10:09
运行频率和时钟频率的区别 attach_img FPGA论坛 aikimi7 2012-3-22 6 2682 aikimi7 2012-3-23 10:02
verilog 的IEEE标准 1364-2001 attachment FPGA论坛 viatuzi 2012-3-24 2 2586 GoldSunMonkey 2012-9-7 17:56
Verilog小数定标问题 FPGA论坛 aikimi7 2012-3-26 6 2628 aikimi7 2012-3-28 20:24
一个verilog的问题:用户自定义原语(UDP)是不是无法综合? FPGA论坛 lonelyking1716 2012-3-26 1 2766 GoldSunMonkey 2012-3-26 21:02
请教兄弟们一个verilog的程序问题 FPGA论坛 skiry 2012-3-27 7 2410 skiry 2012-3-28 08:27
为什么要学verilog
verilog ,verilo ,HDL ,VHDL ,hd
EDA 技术 海川先生 2012-4-1 11 3218 热血的人 2012-5-26 10:42
请问FPGA,DSP,Verilog,matlab之间是什么关系? FPGA论坛 jbbppa 2012-4-9 5 4461 GoldSunMonkey 2012-4-12 10:52
Verilog中参数型常量问题 FPGA论坛 aikimi7 2012-4-12 7 3801 liedc 2012-4-24 10:22
verilog 赋初值的问题
verilog ,TPU ,Output ,ge ,Input
新手园地 就是一枪 2012-4-16 1 3294 zuxingshui 2012-4-17 23:22
北大verilog课件!内部资料 attachment FPGA论坛 lirfv 2012-4-25 12 2882 brace1108 2012-5-4 23:10
verilog的一个问题
verilog ,ge ,edge ,ST ,os
FPGA论坛 dobypig 2012-5-15 6 2286 可木 2012-5-18 00:02
在线客服