FPGA论坛

FPGA论坛、CPLD论坛是中国电子网技术论坛热门版块之一，丰富的技术资源下载，软件下载，源码下载，FPGA及CPLD等可编程逻辑技术设计经验交流,分享，视频课程，在线学习。

海量FPGA源码、软件下载：dl.21ic.com
在线视频培训：open.21ic.com
承接外包项目：project.21ic.com

本版专家: feihufuture, jameswangchip, yulunna

今日: 2|主题: 14093|帖子: 104066 收藏 (178)

本版赏金已达 91.21元(功能说明)论坛赏金排名第 70 名

12 3 4 5 6 7 8 9 10 ... 76 / 76 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖



如果CPLD的资源达到了90多，对逻辑和时序有何影响？时序 altera 小研究 2017-12-14 10:32 6 1191
Cyclone V的板子无法从SPI Flash起机 cyclone flash zyingjie 2019-2-1 01:09 6 1995
[FPGA] 想做一块xilinx SOC xc7z010或者xc7z020 CLG400的核心板 ...2 SOC XILINX lg wang_ys 2020-4-8 17:09 37 7648 1
求助:帮忙推荐一款5V供电的FPGA FPGA PGA 供电 fhsxycq 2017-11-24 07:11 9 2256
[VHDL] 玩转VHDL007-FFT VHDL fft 时钟 ucx 2017-10-6 12:34 5 1184
[VHDL] 玩转VHDL006-写编译器能懂的语句编译器 VHDL ck ucx 2017-10-4 18:41 0 707
[verilog] 新手求解释UART通信 UART 通信 UART通信白胡子 2017-10-9 13:42 7 967
[FPGA] Xilinx中如何把一个输入1-4MHZ的信号，倍频4倍呢？ XILINX 信号倍频 zhaokanghui 2017-11-1 23:16 4 2254
[verilog] Verilog过程赋值语句提问 verilog 阻塞时钟 shaorc 2017-9-20 15:42 1 1144
[VHDL] 玩转VHDL-001编程规范编程规范 VHDL 代码 ucx 2017-9-18 14:33 3 1047
[VHDL] 玩转VHDL-000序 VHDL 硬件 RS ucx 2017-9-18 10:00 0 754
ISE iMPACT出现iMPACT:923 - Can not find cable, check cable setup CABLE setup IMPACT duanks 2017-8-31 20:53 1 2666
请教A家Cyclone IV和X家Spartan-6资源对比 cyclone Spartan-6 ce byeyear 2017-8-25 11:45 2 2459
[FPGA] 数据采集采样点之间差值异常波动数据采集 AC FPGA hpufly 2017-8-24 16:39 0 492
xilinx IO 口问题，请高手指点 IO XILINX pc igood 2017-8-25 09:20 1 814
[FPGA] 谁有这个网站的账号，我注册不成，想下载这些资料看看。 se EMI wangkj 2017-8-21 16:29 4 931
[FPGA] 关于AD9517时钟芯片配置不成功，不能正常锁定 AD 时钟芯片天空的伤 2017-8-14 20:42 1 1690
quartus ii 没有modelsim能进行TESTBENCH仿真吗？ modelsim 仿真小研究 2017-10-11 16:09 6 1741
FPGA的学习流程 FPGA 电路电路设计 qingxiao 2017-8-8 16:57 0 653
CPLD能烧写，但是不运行，工程配置哪里可能影响？小研究 2017-8-27 14:39 2 990
[FPGA] DDR3初始化不成功 DDR3 AD 开发板天空的伤 2019-11-23 21:32 5 7829
[FPGA] verilog和vhdl Testbench编程指南 testbench verilog VHDL yhsy1002 2017-11-6 15:01 1 751
关于LVDS LVDS 信号电气 zhulin 2017-8-1 13:30 7 1000
[FPGA] ddr2读写需要控制哪些参数 DDR 控制读写胡斯哲 2017-6-26 11:20 0 489
[FPGA] 关于Kintex-7的IODELAY的使用问题 Kintex-7 IODELAY IDE REDARMY007 2017-6-25 16:31 1 4275
[CPLD] Lattice的程序烧写器（仿真器） lattice 程序烧写仿真器 shaorc 2017-6-18 22:39 2 2014
[FPGA] fpga仿真和实际硬件测试 FPGA 仿真硬件测试 roc2 2017-6-16 15:41 5 737
altera fpga ddr2读写位数 altera DDR FPGA liber 2017-6-14 09:21 1 921
[FPGA] 利用核心板做点基础实验 FPGA HDL PGA liudanwei 2017-6-5 08:17 1 630
impact烧录cpld程序，勾选read protect和write protect有什么后果？烧录 WRITE lf123456 2018-7-26 18:27 3 1392
testbench设置的问题 testbench blocking ck 平漂流 2017-5-22 22:37 5 1532
4画面分割，该用DDR2还是DDR3，各用几片？ DDR3 vi FPGA liber 2017-7-30 10:51 15 2311
[CPLD] CPLD 下降沿触发信号信号触发 DAEMONS 2017-5-16 08:35 2 856
[FPGA] 关于千兆以太网，UDP传输漏包的问题千兆以太网 udp FIFO sunnysnow 2017-5-21 21:52 8 1483
[Quartus] 安装quartus 2 13.0版本的问题求教 ce ev caoenq 2017-5-7 20:36 1 1000
[FPGA] veriog和microblaze的c程序如何实践数据传输 c程序 MICROBLAZE 数据传输胡斯哲 2017-5-3 15:30 0 588
[CPLD] CPLD模块输出自定义 HDL hd DAEMONS 2017-5-15 17:45 1 552
[FPGA] 刚开始学microblaze创建第一个hello_world出现了问题(已解决) hello World MICROBLAZE 胡斯哲 2017-5-2 15:11 8 1288
[FPGA] 以太网通信问题开发板 API sunnysnow 2017-4-13 11:26 2 802
[FPGA] FPGA下载没问题，但是程序不运行呀？ FPGA ST TI zhaokanghui 2017-5-8 07:34 5 4024