今日: 0|主题: 14232|帖子: 104427 收藏 (179)
[FPGA] Spartan 6 一个bank上的DDR硬核和其他IO口可以同时使用吗?
2014-10-8 09:11 1 1080
有谁搞过AFDX吗?
2014-10-9 19:37 2 1014
VHDL程序的仿真测试文件
2014-9-29 13:06 5 1297
[FPGA] 需要几个5输入LUT组成一个6输入LUT,画出示意图
2014-10-2 10:34 4 2681
FPBA模拟输出编码器信号 attach_img
2014-10-8 18:15 5 1378
求翻译。。求帮助
2014-9-23 17:49 0 924
[FPGA] 学哪家的FPGA比较好
2014-9-26 21:18 13 1896
tri mode mac 是什么意思?
2014-9-20 22:09 3 1726
VHDL怎么存储数据??
2014-9-20 22:08 5 1230
[FPGA] FPGA 外部复位引脚 不接会怎样?
2014-9-21 23:11 5 2404
再发一帖求助,50分求助,还是这个蛋疼的JTAG接口,Altera的
2014-9-17 14:30 5 2074
[FPGA] 如何修正时序约束中slack为负的问题 attach_img
2014-9-11 21:41 3 2350
[verilog] 帮忙看看,新手
2014-9-10 17:57 2 1099
[FPGA] 程序下载到芯片后输出电平除了GND全为高电平!!
2016-1-20 17:34 10 2832
[CPLD] VHDL语言求助 attachment
2014-8-28 17:12 0 1117
stm32 能否隔着CPLD读取SRAM? attach_img
2014-9-23 17:27 14 2831
如果想尝试下CPLD或者FPGA的话,怎么入手?
2014-8-25 23:30 0 1360
关于时序约束
2014-8-25 16:38 0 1053
[FPGA] Verilog和VHDL的问题
2014-9-1 13:43 7 1720
[matlab] synplify dsp
2014-8-18 22:03 1 1218
求助:vivado 转化成verilog的文件操作小例子
2014-8-15 16:56 0 1316
FPGA ICAP 回读处理
2020-6-24 15:22 1 1455
求助
2014-8-10 19:51 1 837
[FPGA] 信息安全比赛总结和分享 attach_img
2014-8-9 21:58 1 1157
[FPGA] FPGA和CPLD的问题
2014-8-6 21:09 5 1231
LVDS与TTL转换 attach_img
2014-8-27 08:42 12 2890
[FPGA] TCL脚本分配不了引脚
2014-8-4 10:27 2 1288
iMPACT readback
2014-7-31 14:07 0 1772
[FPGA] CPLD和FPGA的问题
2014-7-31 14:23 4 915
[modelsim] 求助啊,这里有用Lattice器件的朋友吗!!
2014-8-28 15:23 4 1319
[FPGA] 求助啊,这里有用Lattice器件的朋友吗!! attach_img
2014-7-29 21:07 0 857
求助: 这代码该如何 set_muticycle attach_img
2014-7-28 18:54 0 1462
[FPGA] FPGA对一个频率几Hz的脉冲计数,几千次会丢失一次。换一
2014-7-29 12:12 3 1832
时序约束的问题 attach_img
2014-7-29 22:59 5 1154
[FPGA] alter 异步fifo ip核 读的时候数据出错
2014-7-29 10:13 6 1843
[FPGA] 请教ACTEL FPGA的库的问题
2015-8-9 12:32 3 2072
[FPGA] 寻找xilinx Kintex7 IBIS—AMI模型
2014-8-12 14:01 1 1856
TTL与LVDS的转换 attach_img
2019-9-4 15:52 7 3144
[FPGA] fpga做从机的程序,求帮忙看下能否实现
2014-7-23 22:35 5 1343
FPGA 烧入程序不立马执行  ...2
2014-7-19 17:10 23 3458
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则