FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14252|帖子: 104485 收藏 (180)

1 ... 112 113 114 115116117 118 119 ... 357 / 357 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] 求教大神！xilinx,GTX,7 Series FPGAs Transceivers Wizard数据传输问题 XILINX Wizard 数据传输 scratdqy 2015-7-28 18:42 0 1244
[FPGA] PCIE上位机驱动的编写上位机 PCIe 编写 machairodus 2015-7-28 15:42 0 948
[FPGA] FPGA实战演练逻辑篇53：reg2reg路径的时序分析 FPGA PGA 时序 rousong1989 2015-7-24 11:34 0 997
[FPGA] XXXXXX dongyumin 2015-7-23 20:24 0 861
[FPGA] 【重要更新】Quartus II 14.1正式版下载链接和*器破解器 TE 约瑟 2015-7-21 17:06* 7 2350
[FPGA] FPGA实战演练逻辑篇52：基本时序路径时序 FPGA pi rousong1989 2015-7-20 14:22 0 900
[FPGA] FPGA 选型选型 FPGA dyion1990 2015-7-20 09:13 3 1037
[FPGA] FPGA实战演练逻辑篇51：建立时间和保持时间 FPGA PGA FPGA设计 rousong1989 2015-7-19 18:31 2 809
求教ISE中PLL的问题 PLL se 醉小清风 2015-7-17 09:13 3 1038
[FPGA] 一个有关Xilinx microblaze简单语法的问题 MICROBLAZE XILINX LED hjl240 2015-7-16 00:36 6 2119
[VHDL] VHDL编译时出现问题，求大神解读 VHDL 编译 ST awinnie 2015-7-15 16:10 4 2354
[FPGA] FPGA实战演练逻辑篇50：时钟 FPGA PGA 时钟 rousong1989 2015-7-15 10:50 0 764
[FPGA] 如何通过FPGA产生一个伪随机序列？求VHDL源代码 FPGA VHDL 伪随机序列 jytan_yjs11 2015-7-15 09:10 1 1721
[FPGA] xilinx ise 11.1的license,序列号,*。 XILINX license pc 奔腾2.0 2015-7-14 17:19* 12 7319
[CPLD] ALTERA的CPLD布板问题 altera 电源 zslw 2015-7-14 11:07 0 937
[FPGA] FPGA实战演练逻辑篇49：基本的时序分析理论2 FPGA 时序布线 rousong1989 2015-7-14 10:47 1 599
icecut发来贺电，回复的每人一分（中午已经结贴） ...2 3 ECU ICE icecut 2015-7-14 10:17 58 11213
【开源】FPGA竞赛实战系列套件资料（外挂模块可达10多块） ...2 3 开源 FPGA AC navalguy001 2015-7-11 16:18 46 6666
[FPGA] FPGA实战演练逻辑篇48：基本的时序分析理论1 FPGA PGA 时序 rousong1989 2015-7-9 21:25 0 739
[FPGA] [紧急求助] 这两道题目怎么用PFGA仿真做仿真 AC 821081701 2015-7-9 09:06 0 612
[FPGA] FPGA如何控制8位的DA转换器 FPGA da转换转换器 jytan_yjs11 2015-7-8 18:03 0 1733
[FPGA] FPGA实战演练逻辑篇46：逻辑复制与资源共享 FPGA PGA FPGA设计 rousong1989 2015-7-8 17:54 1 925
[CPLD] 就想用最小的CPLD器件产生个m序列，熟练的兄弟给指导个 CPLD器件 ISP 芯片 zdtdl 2015-7-8 17:52 3 1243
求助。如何编写程序检测10010序列编写随机序列 weiwu0809 2015-7-8 17:51 3 878
[matlab] VHDL设计举例：步进电机控制器程序设计步进电机控制器 VHDL设计 ST yun888 2015-7-8 17:45 1 3357
[FPGA] xilinx或Altear管脚锁定能否同AD9同步 LTE XILINX 管脚 yulib135 2015-7-8 17:42 3 928
[matlab] VHDL设计举例：伪随机数产生器伪随机数 VHDL设计 AN nan678 2015-7-8 16:48 1 4522
[FPGA] FPGA实战演练逻辑篇47：消除组合逻辑的毛刺 FPGA PGA FPGA设计 rousong1989 2015-7-8 10:08 0 776
[FPGA] FPGA资料 FPGA PGA AC 陌路绝途 2015-7-7 21:53 0 629
如何前期分配IO－xilinx-Planahead IO XILINX PlanAhead Backkom80 2015-7-7 15:23 8 3417
用CPLD片子实现个m序列，画的原理图不知道哪里有问题啊原理图 AC zdtdl 2015-7-6 21:11 4 1053
[FPGA] 最近在学习altera的cyclone V的soc开发板，有些问题 altera 开发板 SOC kobeshow 2015-7-6 20:47 0 1050
[VHDL] 求助~~FPGA如何实现对cameralink数据传输的控制控制 FPGA CameraLink lingxizhiwu 2015-7-5 21:51 8 3941
有没有人注意Libero IDE 9.1与8.x对比有些变化。 IDE Libero 器件 bucker 2015-7-4 18:14 0 766
[FPGA] libero ide里器件不全是怎么回事 IDE Libero 器件 00001liufei 2015-7-4 18:09 4 1228
[FPGA] 谁有vivado的*版啊求分享啊 Vivado vi AD 廊桥拾梦 2015-7-3 22:54* 9 3930
FPGA+双口RAM+PCI9054 FPGA 双口RAM PCI9054 prz1234 2015-7-3 17:29 1 1747
[FPGA] 调用ddr2 ip核时，编译出现的两个问题 DDR ip核编译 z894811350 2015-7-3 14:33 1 1702
[FPGA] FPGA实战演练逻辑篇45：减少关键路径的逻辑等级 FPGA PGA FPGA设计 rousong1989 2015-7-3 12:33 1 1064
[verilog] 关于MBI5153的问题 mb verilog 时序 yaorh 2015-7-3 12:24 1 2729