今日: 2|主题: 14234|帖子: 104443 收藏 (180)
xilinx的slice是什么意思?
2011-12-28 19:03 11 10545
请教猴哥,为什么在仿真testbench中用 forever语句时总出错
2011-12-28 19:02 16 3283
xilinx的调试工具是那个?有山寨的没?
2011-12-28 19:00 7 2529
chipscope pro的使用
2011-12-28 17:38 6 2213
求xapp705文档的参考设计
2011-12-28 17:20 4 2525
[matlab] 急急急
2011-12-27 20:58 7 2155
学习FPGA的注意事项
2011-12-27 14:26 7 2237
28nm创新加速FPGA应用
2011-12-27 14:05 4 1890
[Xilinx]北京研发中心新增校园招聘职位
2011-12-27 13:57 12 3192
[Quartus] vccaux的约束问题
2011-12-27 13:52 7 4478
祝版上所有的朋友圣诞节快乐
2011-12-27 13:52 8 2101
FPGA时序收敛设计技巧 agree
2011-12-26 23:32 18 3074
夏宇闻老师谈FPGA学习整理  ...2
2011-12-26 23:31 37 4750
新人请教关于T触发器的问题~~~
2011-12-26 13:12 0 2035
在FPGA设计环境中加时序约束的技巧
2011-12-26 13:07 7 1873
【资料下载】赛灵思28nm7系fpga集成了模拟功能大家就方便了 attachment
2011-12-26 10:58 1 2317
【领奖】周年活动奖品发放已截止  ...2
2011-12-25 16:12 20 3813
求教,ISE怎么例化子模块
2011-12-25 16:00 12 5982
fpga 语句执行时间?fpga与cpu的关系?
2011-12-24 00:56 5 4335
[modelsim] Virtex-6 FPGA
2011-12-23 22:53 0 1903
verilog中的井号
2011-12-23 19:05 13 10378
FPGA控制SRAM读写问题
2011-12-23 10:51 1 2113
请教CPLD仿真问题
2011-12-23 09:45 2 1823
MIG设计DDR2控制器请教
2011-12-22 23:58 3 3119
请推荐FPGA的书籍
2011-12-22 15:59 0 2075
[CPLD] Spartan-3 开发板原理图 attachment  ...2
2011-12-22 13:08 23 4588
altera中文论坛上线啦!!
2011-12-22 10:37 0 1783
altera中文论坛上线啦!!
2011-12-22 10:36 0 1683
[matlab] memory ip的生成
2011-12-21 23:54 7 2211
求JPEG相关的HDL参考设计 attachment
2011-12-21 23:52 4 1276
基于赛灵思spartan-3 的CCD的硬件驱动电路设计
2011-12-21 15:55 10 2979
ARM主控+FPGA~可以扩展IIC接口的位数么 attachment
2011-12-21 12:42 2 2740
cpld硬件问题
2011-12-21 12:26 4 2232
有关FPGA驱动过LCD的不解
2011-12-21 11:42 19 3034
初学verilog,前辈推荐几本好书。
2011-12-21 11:15 2 1942
ISE10中输入汉字注释,关闭再打开变成乱码,求解决方法?
2011-12-21 01:00 4 3268
请问FPGA实现顺序语句的机制是什么呢?
2011-12-20 21:06 13 3865
ISE实现各流程对应IC前端还是后端?
2011-12-20 20:46 1 2359
[matlab] 请教如何在Project Navigator中加载bootloop  ...2
2011-12-20 20:45 21 5122
赛灵思推出XPE便携版,随时评估FPGA的系统功耗 attach_img
2011-12-20 12:20 19 4241
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则