收藏本版 |订阅

今日: 0|主题: 14363|帖子: 104828

在verilog设计中实例化VHDL单元
2012-10-9 21:50 0 1806
一种基于ARM-Linux的FPGA程序加载方法
2012-10-9 21:49 3 1674
FPGA最小系统调试记录
2012-10-9 21:48 0 1735
ISE文件类型说明
2012-10-9 21:46 0 1444
SGMII应用中RocketIO的LOC约束怎么加?
2012-10-9 21:44 1 1929
基于FPGA的等精度测频方法
2012-10-9 21:44 1 1919
Xilinx ISE所涉及的一些命令以及Command Line的使用
2012-10-9 21:40 3 2582
我发个视频,看看!!!!!
2012-10-9 21:11 10 2074
SRAM的问题
2012-10-9 21:10 9 2209
请教大家一个公式 怎么编写。谢谢了。附图片
2012-10-9 21:08 3 1837
Verilog实现serial到parallel转换,以及parallel到serial转换
2012-10-9 21:03 1 3526
二进制码和格雷码的转换方法
2012-10-9 21:03 1 1903
verilog语句
2012-10-9 21:03 2 3060
常规延迟和内嵌延迟
2012-10-9 20:56 5 2362
用FDATool设计FIR低通滤波器参数配置问题? attach_img
2012-10-9 20:55 3 2286
Verilog实现serial到serial数据转换
2012-10-8 22:18 0 1809
Verilog实现parallel到parallel数据的转换
2012-10-8 22:18 0 1841
FIFO深度计算讨论
2012-10-8 22:17 0 1987
Huffman解码
2012-10-8 22:16 0 2365
RocketIO 仿真时关于软件安装需要注意的问题
2012-10-8 22:14 1 1922
verilog任意整数分频的代码
2012-10-8 22:13 0 1578
MPEG中的信掩比
2012-10-8 22:11 0 2009
Verilog中计数器的正确写法和错误写法
2012-10-8 22:06 0 2932
Verilog语言实现流水线设计全加器
2012-10-8 22:05 0 2037
FPGA设计中的设计输入、综合及实现
2012-10-8 22:04 1 2127
VHDL语言文件中IO
2012-10-8 22:03 1 1955
vector的part bit seclect用法
2012-10-8 22:03 0 1763
Verilog中的浮点数运算
2012-10-8 22:02 0 2516
Verilog语言中如何将memory型变量转换为vector型变量
2012-10-8 22:00 0 1705
Modelsim的Tcl命令
2012-10-8 21:59 1 1686
Verilog语言中几种不同的触发器描述方式
2012-10-8 21:58 0 1500
Verilog程序经验谈
2012-10-8 21:58 4 2045
modelsim脚本使用心得
2012-10-8 21:56 1 1882
chipscope
2012-10-8 21:37 3 2189
请教一下大家都是怎么进行FPGA设计的??  ...2
2012-10-8 21:37 22 4494
基于赛灵思FPGA和MCU结构的线性调频高度表
2012-10-8 21:28 6 2056
成功的开始最重要!FPGA入门心得
2012-10-8 21:27 4 1767
Vivado HLS教学视频系列 digest
2012-10-8 21:27 5 2888
基础知识:ASIC 和FPGA 深度比较
2012-10-8 21:25 6 2131
ISE都更新14.2了 匹配的Synplify Matlab Modelsim是什么
2012-10-7 20:47 3 2648
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

在线客服 返回版块 返回顶部