今日: 1|主题: 14260|帖子: 104549 收藏 (180)
大家快来看看:信号处理
2013-7-29 21:31 7 1478
FPGA程序设计
2013-6-26 23:03 9 1480
信号线消抖时间
2013-6-24 23:27 1 1484
小問題 有人幫忙解救一下嗎? attach_img
2013-6-28 21:34 11 1616
quartus的一点问题
2013-6-24 23:33 1 1726
下载Xilinx IP Core
2013-6-22 20:51 4 1880
XILINX的IBERT测试问题求教
2016-8-25 11:15 4 5890
介绍一款主流的FPGA芯片  ...2
2013-7-7 21:34 21 3691
做完STM32的开发项目了,准备学习FPGA,从哪里开始入手好呢
2013-6-25 23:00 10 4111
关于FPGA的移位寄存器替代?
2013-6-22 20:49 4 2117
有没有一种方法能够自动的在ALTERA的FPGA编程文件中加入自定义信息?
2013-6-20 20:51 6 2205
ISE综合后得到的RTL图如何与硬件对应起来 attach_img
2013-6-23 21:57 4 2817
ZEDBOARD的FTP文件传输问题
2013-6-20 20:54 5 2536
CycolneIVGX核心板,可扩展PCIE,光纤接口,大家来鉴赏一下 attach_img
2013-6-13 08:44 5 7620
FPGA门控时钟问题
2013-6-13 22:42 1 1655
PWM延时,FPGA里如何实现?我写的程序为什么出现这样的问题 attach_img
2013-6-9 13:37 5 1675
高扇出信号 时序如何优化? attach_img
2013-6-9 09:36 5 2572
DM9000接收多帧数据的问题
2014-11-13 17:38 3 2003
关于spartan3E的LCD使用求解!!! attachment
2013-6-13 22:06 5 1921
两块闲置Altera DE2开发板+一块Terasic LTM 4.3寸触摸屏
2013-6-17 16:12 8 2267
FPGA技术里的 pad to pad 是什么意思?
2013-6-22 20:50 7 4311
CPLD如何实现时钟偏移
2013-6-10 21:13 5 1604
FPGA可以当导线吗?
2013-6-2 21:45 11 2426
又来问问题了,DM9000A接收的
2014-11-13 17:38 6 2250
有没有人用FPGA写过USB接口  ...2
2014-8-1 09:39 35 4500
弱弱的问一下,用FPGA能否搭建一个并行的BP神经网络?
2013-7-5 16:29 14 3155
关于Scaler问题
2013-9-20 19:44 15 2960
DM9000A与PC建立连接的问题
2014-11-13 17:37 8 1967
输入信号怎么会被弄到IODELAY模块里过了一圈呢?
2013-5-26 22:52 8 3175
DM9000A发送数据的问题
2014-11-13 17:38 8 2633
88E1111的软件配置成MII
2013-5-19 17:20 5 4219
modelsim做后仿真时出现错误,求解!
2013-5-17 22:43 1 2752
想问下关于做dds时那个查找表怎么放进去 attachment
2013-5-19 23:14 13 2453
首次SPARTAN-6上调试ddr2,各种问题请教!!!  ...23
2017-1-6 11:35 56 8262
FPGA做算法
2013-7-10 11:35 15 2369
DM9000A网络接收发送调试工具
2014-11-13 17:39 1 2725
quartusII时序约束
2013-5-15 22:06 0 1666
edk工程下implementation工程中UCF丢失
2013-5-15 19:15 0 1737
ALTERA fpga 最高时钟
2014-6-22 20:26 4 3253
V6 DDR2工作OK,使用CHIPSCOPE抓取DDR2部分后不能工作
2013-12-21 22:24 6 2397
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则