FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 2|主题: 14261|帖子: 104552 收藏 (180)

1 ... 34 35 36 373839 40 41 42 ... 75 / 75 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[FPGA] fpga输入和输出连接会有影响吗？ FPGA 引脚芯片 502593045 2013-10-17 15:25 2 1621
有谁做过赛灵思k7的Slave Serial Configuration的配置模式么？ Serial slave 赛灵思 paraselene1 2013-10-17 13:54 0 1412
[VHDL] 求助：关于modelsim下仿真出错 modelsim 仿真 ST nm2012 2013-10-17 08:48 2 1636
[VHDL] 求助：结构体中使用signal和variable最后综合有什么区别呢 SIGNAL BLE Variable nm2012 2013-11-8 21:39 2 2097
[modelsim] 求助：modelsim中如何对VHDL仿真 modelsim VHDL 仿真 nm2012 2013-10-17 15:28 7 2165
promgen.exe这个有谁有么 Gen ROM ge paraselene1 2013-10-15 17:26 0 1646
marvell 88SE92xx SATA 6Gb/s Host Controllers marvell GB os 千山万水js 2013-10-15 15:29 0 1898
[FPGA] FGPA DVI TFP401A tfp401a FGPA vi yzh0912 2018-1-27 08:47 3 2384
有没有有关FPGA的群啊。。。？ FPGA PGA plucky110 2013-10-17 15:19 2 1259
FPGA实现的SPI转多通道UART、485 UART FPGA实现 altera_fpga 2013-10-14 09:54 3 1756
CYCLONEIII的DDR2核需要LICENSE？ cycloneIII DDR license habc987 2013-10-13 18:04 3 1642
cyclone iv h264解决方案方案 cyclone h264 altera lhw013 2013-10-12 21:08 1 1542
[FPGA] Node<a> of sequential type is unconnected in blockA connected Sequential ck loveshan 2013-10-11 22:35 3 3497
[FPGA] FPGA控制AD采样数据DDR3存储后出现毛刺的问题控制 DDR3 AD采样 chenqizhou8 2013-10-12 16:09 8 4591
[verilog] 代码分析代码 TE 布川酷子 2013-10-23 14:32 10 2133
[FPGA] 关于用的FPGA做位同步时钟提取问题，求大神进来指导！ FPGA verilog hutianyu 2013-10-15 16:12 10 2032
[Quartus] Quartusii12.1调用ModelSim-Altera altera modelsim hkdzzy 2014-3-17 14:47 5 2047
[modelsim] 哪位大神有最新版的modelsim软件？ modelsim 软件粉红郁金香 2013-10-10 14:20 5 1585
[FPGA] FPGA和FT245之间的传输速率是多少 FPGA PGA 传输速率 best603 2013-10-5 23:36 0 1690
[verilog] 自定义ram问题 FPGA contro sen19890606 2014-9-12 11:24 5 3993
[FPGA] fpga 硬件设计 FPGA 硬件设计端口 zq19891212 2013-10-2 17:41 2 1490
ddr2 ram读写地址的困惑，求助。。。。。 DDR 读写 asdf012 2013-10-15 19:21 6 2202
DDR2的锁相环与网表 DDR altera habc987 2013-10-5 16:39 3 1501
[FPGA] 问一个有关RapidIO地址映射的问题映射 RapidIO ge 兔美酱 2013-10-8 23:11 2 1637
quartusii不能选器件器件 victor3l 2013-9-27 23:23 2 2192
[FPGA] xilinx floating_point这个核 FLOATING point XILINX ailnyg 2013-9-26 19:09 1 1354
[FPGA] xilinx的DDS core可以设定幅度吗？ DDS XILINX ailnyg 2013-10-14 22:41 1 1324
nandflash 坏块检测 nandflash Micro TE zhangxiaojun 2014-3-18 10:02 4 1314
[modelsim] Modelsim 中do 文件编写怎么调不出内部波形编写 modelsim ST 志在千里 2013-9-26 17:37 2 2033
请版主或高手推荐一款FPGA。 FPGA Gen PCI zhongxon 2013-10-6 17:15 5 1709
[FPGA] 探讨几个基本的问题 SIM imu simulation lee218 2013-10-13 19:40 13 2006
[FPGA] XILINX 的 ISE ，怎么在原理图里将输入和输出直接连接起来？ se 原理图 XILINX ngyg12 2013-9-25 18:53 4 4887
HD video完全相容于ALTERA Cyclone 3 的开发环境 altera hd VIDEO vincentyeh 2013-9-24 10:37 0 1283
[FPGA] 高清Full HD FIFO DRAM的工作原理介绍 DRAM FIFO hd vincentyeh 2013-9-24 10:35 0 1581
[FPGA] 技术资料 COM lbb631160503 2013-9-23 12:46 0 1327
[FPGA] 有多项式可以用来逼近lgx吗？以十为底。 lg ailnyg 2013-9-24 16:03 4 1487
XILINX的AXI DATAMOVER IP CORE的问题 XILINX ip wahahaabc 2013-9-23 22:09 2 6952
[FPGA] 求助，用MIG生成ddr2控制器，运行example design 提示出错 Design Example DDR2控制器 asdf012 2015-12-18 14:22 14 4524
[verilog] FFT核做8192点数据，但是仿真结果和matlab的结果不一致，怎么办？求高手帮忙 matlab fft 仿真孙秀青 2014-7-21 22:25 10 3331
[FPGA] 我想计算一个多项式（xilinx verilog） verilog XILINX verilo ailnyg 2013-9-23 23:53 7 2055