FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14373|帖子: 104883

1 ... 200 201 202 203204205 206 207 ... 360 / 360 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[modelsim] 请教在ISE中调用XPS工程的问题 ps se ST wly5206605 2013-1-14 18:18 5 3753
[matlab] 请教ISE有没有类似quartus里的in-system sources and probes的在线调试工具 AN In-System probe snowtrace 2013-1-14 13:57 5 3420
xilinx XC系列fpga和XA系列fpga差别在哪里？价格还是性能？ FPGA PGA XILINX nir 2013-1-13 23:35 3 3376
利用FPGA开发板进行ASIC原型开发的技巧 ASIC FPGA开发板软件 LMQQ 2013-1-13 22:28 7 4171
基于赛灵思Spartan-3E的片上系统无线保密通信终端设计片上系统通信终端赛灵思 RadarEver 2013-1-13 22:28 5 2210
赛灵思Spartan-3AN FPGA在弹上信息处理机中的应用赛灵思信息处理 spartan-3a RadarEver 2013-1-13 22:27 6 2102
FPGA在步进电机控制中的应用 FPGA 步进电机控制位移 LMQQ 2013-1-13 22:27 6 2362
赛灵思FPGA的芯片架构分析 FPGA 赛灵思 LMQQ 2013-1-13 22:26 2 2059
赛灵思领域专用目标设计平台背景介绍赛灵思 PGA FPGA RaiseCom 2013-1-13 22:26 8 2379
利用FPGA 平台构建汽车驾驶辅助系统算法汽车驾驶 FPGA 赛灵思星星之火红 2013-1-13 22:22 8 2500
LED显示屏控制器用NiosII核合理吗? led显示屏 NiosII 控制器 gibenlin 2013-1-13 22:22 12 2601
verilog状态机看不到状态图 verilog 静默雪原 2013-1-13 22:22 7 8224
基于FPGA的防盗定位追踪系统设计系统设计定位追踪系统 FPGA xjsxjtu 2013-1-13 22:21 8 1890
求助啊，想用FPGA做一个ATA接口！接口 FPGA IDE 虎啸山林 2013-1-13 22:19 6 2338
actel Actel IO Fusion andychenjiehua 2013-1-13 22:19 4 2166
Removed fan-outs from the following always-disabled I/O buffers？如何解决？ buffer I/O ov zhpg009 2013-1-13 22:19 4 3287
Warning: Found 3 output pins without output pin load capacitance assignment AD Output without zhaorj8780 2013-1-13 22:18 4 6672
赛灵思System Generator时间参数深度剖析 System 赛灵思 generator lxAPP 2013-1-13 22:17 16 2367
Timing Closure on FPGAs FPGAs Timing os xjsxjtu 2013-1-13 22:16 1 1802
基于赛灵思FPGA的出租车计价器设计出租车计价器 FPGA 赛灵思星星之火红 2013-1-13 22:12 7 1999
Verilog HDL建模概述 HDL verilog 建模星星之火红 2013-1-13 22:11 13 3197
如何将从8bit的LVDS修改了10bit的LVDS接收 LVDS AC 参考设计 zbhbyc 2013-1-13 22:11 9 5984
利用赛灵思Spartan-3A FPGA搭建高等级视频监控系统 spartan-3a 视频监控系统 FPGA qingniao966 2013-1-13 22:11 4 1730
基于赛灵思Virtex-5 FPGA的Gbps无线通信基站设计通信基站 Virtex-5 星星之火红 2013-1-13 22:08 11 2427
基于赛灵思FPGA的微波辐射计数控系统设计与实现 FPGA 系统设计赛灵思 FangTT 2013-1-13 22:08 13 2798
vhdl中调用IP核以后的配置怎么写 ip核 VHDL yangguming 2013-1-13 21:56 9 2932
Xilinx 20nm产品路线图及技术细节 XILINX 路线图 FPGA jameswangchip 2013-1-13 21:55 5 2191
项目中FPGA部分实施的一点体会 FPGA 信号存储器 VBird769 2013-1-13 21:52 15 2125
利用串行RapidIO连接功能增强DSP协处理能力 DSP RapidIO 通信 qingniao966 2013-1-13 21:52 19 3830
基础知识：ASIC 和FPGA 深度比较 ASIC FPGA 基础知识 RadarEver 2013-1-13 21:51 11 2424
赛灵思可扩展式处理器平台的优势赛灵思处理器 TE RaiseCom 2013-1-13 21:51 7 1913
基于FPGA的RGB到YCrCb颜色空间转换 (1) RGB FPGA FangTT 2013-1-13 21:51 0 1621
用赛灵思FPGA实现突发数据通信中Turbo码编译 FPGA实现 turbo码赛灵思 ChaiTF 2013-1-13 21:48 7 2726
谁用过altera的stratix IV做过pcie开发，我有问题要问！！ PCIe altera Stratix hoho0ohoh 2013-1-13 21:47 8 2782
FPGA的IP核ROM问题 FPGA ip核 ROM qingkong881207 2013-1-13 21:44 8 2577
FPGA中的处理器IP概述 ip 处理器 FPGA XiaoWei369 2013-1-13 21:44 5 1570
赛灵思 ISE 12设计套件FAQ se 赛灵思时钟 xjsxjtu 2013-1-13 21:43 18 2299
程序有虫子，求大家帮忙找找(状态机部分) ST RS 静默雪原 2013-1-13 15:50 13 2317
inout 双向数据口，前仿和门级仿真都通过了，时序仿真就是时序仿真 inout zhpg009 2013-1-13 12:20 16 3421
[CPLD] 奇怪了，spartan-3a接DDR内存只能使用x8不能用x16 DDR 内存 spartan-3a drentsi 2013-1-13 10:13 1 2517