FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 6|主题: 14237|帖子: 104449 收藏 (180)

1 ... 202 203 204 205206207 208 209 ... 356 / 356 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


[verilog] 我与赛灵思的2012+相知相识到相恋赛灵思编写 verilo fengm 2012-12-29 00:37 5 2246
我与赛灵思的2012——久久地期待赛灵思 FPGA PGA airwill 2012-12-29 00:35 2 1363
我与赛灵思的2012+赛灵思FPGA+设计时序约束指南 FPGA PGA 时序 5186 2012-12-29 00:30 7 1830
我与赛灵思的2012+“相识新娘” 赛灵思 AC 工程师 zhao3462910 2012-12-29 00:28 10 1739
FPGA求指教 FPGA Actel ip dousfoulexd 2012-12-28 23:02 4 1640
FPGA代码设计过程中故障记录 FPGA代码存储器信号 ywert000 2012-12-28 22:49 5 2112
cordic IP求相位的连续问题相位 ip dwananqinyan 2012-12-28 22:33 2 1667
对建立时间和保持时间的疑问信号触发触发器 dousfoulexd 2012-12-28 22:33 2 1952
FPGA 和pc104 isa通讯 FPGA 通讯 PC104 wrigleymint 2012-12-28 22:30 3 1842
block ram可以实现移位操作吗移位 ck weishukongji 2012-12-28 22:30 5 1414
用ISE13.3自带的综合工具XST分别在器件Virtex5和virtex6上综合后器件 Virtex6 ST wuhaidianzi 2012-12-28 21:45 2 1634
一个简单程序，求大神帮我看看 ST RS npu weishukongji 2012-12-28 21:41 5 1175
求助 TE ck TI robbins37 2012-12-28 21:40 3 1665
手把手课堂：简单MicroBlaze微控制器的理念 MICROBLAZE 微控制器 FPGA xjsxjtu 2012-12-28 21:30 8 2205
提高时序和FPGA资源利用率的小技巧 FPGA 时序 se ywert000 2012-12-28 18:23 2 1639
关于时序图时序时序图 strouledfox 2012-12-28 18:17 2 1294
SRAM建模？建模仿真 qwempty 2012-12-28 16:22 1 1300
关于block ram的输出延迟问题 ck ip核 qwempty 2012-12-28 16:21 1 1257
这个警告怎么处理 AC mentoscui 2012-12-28 16:00 2 1451
有大侠在搞FPGA烧写器的吗？ FPGA 烧写器 flash mentoscui 2012-12-28 14:52 1 1805
我与赛灵思的2012+"上下五千年"内涵赛灵思 AC ppmcu 2012-12-28 13:32 3 1217
[Quartus] 请教问题，关于FPGA管脚定义发生改变管脚 FPGA ST zmj2008 2012-12-28 09:23 16 6496
请教FPGA能烧进程序,IO没有逻辑输出？ IO 进程 FPGA meitian51 2012-12-28 09:06 3 2309
NGC调用的问题 FPGA HDL PGA zhaosg 2012-12-27 21:54 5 2762
请教大家一个关于全局时钟的问题时钟 AC LTE jguang 2012-12-27 21:45 8 3261
Verilog HDL建模技巧：低级建模仿顺序操作 HDL verilog 建模 xjsxjtu 2012-12-27 21:34 15 1966
[verilog] 为何选择Zynq-7000 All Programmable SoC Programmable SOC Zynq-7000 SuperX-man 2012-12-27 21:33 1 1782
[Quartus] 基于SRAM的FPGA连线资源的一种可测性设计 FPGA 芯片 lzmm 2012-12-27 21:29 3 2244
基于FPGA嵌入式系统的雷达信号模拟器嵌入式系统 FPGA xjsxjtu 2012-12-27 21:28 7 1846
我又来发问了我想问一下这两张图是什么意思？ ...2 AC sp97143050 2012-12-27 21:27 22 2977
请教：verilog实现的UART模块中波特率的时钟分频问题…… UART verilog 时钟分频 yuxiang2008 2012-12-27 18:28 9 5895
可重构计算：高效灵活的计算技术处理器指令星星之火红 2012-12-27 18:14 9 2163
DVB-S射频调制的FPGA实现 FPGA实现调制 xjsxjtu 2012-12-27 18:11 6 1462
可编程逻辑器件的分类及特点可编程逻辑器件 ROM 函数 feihong777 2012-12-27 17:40 2 1910
在ZedBoard上运行linux之入门篇↑↑↑ zedboard TE 蓝调街口 2012-12-27 13:48 8 7397
modelsim 10.1a仿真出现内存加载失败，真想如图，怎么解决！ modelsim 仿真内存 zhpg009 2012-12-27 11:01 3 1665
如何用VHDL判断电机转速达到匀速 VHDL 断电电机转速 entepino 2012-12-27 09:51 9 1959
改进能提高串口通信可靠性串口通信 FPGA PGA mucanhin 2012-12-27 08:27 16 2993
FPGA设计的基本原则、技巧与时序电路设计电路设计 FPGA设计时序电路星星之火红 2012-12-27 08:23 12 2225
LTE基带目标设计平台方案详解 LTE 星星之火红 2012-12-26 22:44 5 1457