EDA 技术

今日: 0|主题: 7675|帖子: 42748 收藏 (43)

1 ... 28 29 30 313233 34 35 36 ... 192 / 192 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶


[protel] Proteus,matlab,Multisim各有什么优缺点?什么环境下合适用 matlab multisim Proteus jstgotodo 2017-3-16 19:49 2 6306
[Allegro] 请教如何在OrCAD capture CIS中画多边形并填充 CAPTURE cis OrCAD hbicecream 2017-3-12 16:55 9 12079 1
[multisim] MLX90316通过SPI读出数据后不知道如何计算其角度？急呀！ pi MLX90316 aniu429 2017-3-8 20:40 4 4483
[multisim] NI--Multisim10经典教程 ni multisim10 AC gaochy1126 2017-3-7 16:40 2 1122
[Quartus] Quartus II 官方教程 UART AC gaochy1126 2017-3-7 16:40 7 1240 1
[protel] Altium Designer 09只能打开原理图，不能打开工程文件 Altium designer 原理图 zhihu20151126 2017-3-6 09:05 5 1911
[protel] LTC1062元件库 LTC Proteus llccbb1 2017-3-3 20:26 3 1318
[Verilog HDL] signed verilog 二进制 verilo Proton—— 2017-3-2 15:13 0 727
[PADS] pads里差分走线问题差分走线 pads chongyao@0601 2017-2-28 17:20 5 4718
[Allegro] 求助网上下载的.BRD文件打不开 ALLEGRO Allegro16 Allegro16.6 houhei8454 2017-2-28 17:19 4 1652
[cadence] SPICE仿真实例 SPICE仿真 AC xiaoyaodz 2017-2-27 15:50 2 1304
[PADS] hyperlynx 仿真 aijingjing 2017-2-26 18:24 2 1194
[ISE] ISE教程 se AC sdlls 2017-2-26 14:44 1 1139
[ISE] 怎样*ise14.7 ISE14.7 ce ICE selongli 2017-2-26 14:43* 2 1153
[Quartus] signaltap使用实例 SIGNAL SignalTAP AC minzisc 2017-2-26 14:42 1 843
[Allegro] allegro PCB designer 不能flip design ALLEGRO ip PCB cm398515912 2017-2-16 13:15 9 13306 1
[cadence] cadence16完整*方法 cadence16 AC gaochy1126 2017-2-15 09:41* 0 871
[FPGA] Altera_Modelsim仿真资料 altera modelsim 仿真 gaochy1126 2017-1-31 12:04 2 919 1
[Quartus] Quartus II 12.0 下载、安装和** altera gaochy1126 2017-1-30 23:20 1 1767
[FPGA] 大神们是否将GPU与FPGA结合起来，搞超算，进行大规模仿真呢？ FPGA 仿真 GPU 韩山童 2017-1-29 21:47 8 1920
[ISE] ISE中WARNING问题 se warning TE 51xlf 2017-1-29 21:47 3 1473
[FPGA] 用ISE编程，做FPGA，应该学什么书或者教程 FPGA 编程 se 51xlf 2017-1-29 21:46 3 1273
[multisim] multisim 里的异或门怎么找 multisim uiint 2017-1-29 21:44 3 5741
[protel] 仿真软件中XFG1及XSC1是什么？在multisim10的哪里？仿真软件 multisim10 AC uiint 2017-1-29 21:42 2 10792
[Quartus] uartus II 现有各版本之差异 UART gaochy1126 2017-1-26 15:50 0 1061
[Quartus] Quartus II 12.0 ** UART AC gaochy1126 2017-1-26 15:44 1 1112
[protel] 在PCB设计工具Protel中输入汉字的方法 protel pcb设计 AD pcb_ic 2017-1-24 21:30 5 2350
[protel] PROTELL DXP 画复杂电路图时，遇到的问题？ dxp protell 电路图泰山神泉 2017-1-8 07:53 8 1539
[Verilog HDL] 大神能帮忙写个最简单的vhdl或者verilog hdl程序吗 verilog VHDL EDA 张张张张崔 2017-1-6 10:19 4 1239
想了解AX5043，SX1278芯片芯片 sx1278 ax5043 lyf20140402 2017-1-4 16:52 5 6114
[Allegro] allegro16.6 死机问题 Allegro16.6 应用程序布线 leastbad 2017-1-3 11:59 11 12907
[Allegro] Allegro文件类型后缀说明 ALLEGRO symbol mb lzmm 2016-12-28 22:18 1 1014
[cadence] Cadence中常见文件格式 cadence PCB pc lzmm 2016-12-28 22:18 1 2749
[Verilog HDL] 改为复位键高电平有效电平 ST 张默小 2016-12-25 09:54 1 1036
[FPGA] 500ms内数脉冲数脉冲 ST RS whw3245906 2016-12-25 09:53 3 1406
[protel] 新人求助电路会飞的小猪大猪 2016-12-25 09:47 5 677
[Verilog HDL] EDA程序四位加法器改为五位加法器 EDA ic 张默小 2016-12-24 20:14 1 964
[Verilog HDL] 改为3位向量乘法器向量乘法器 ST 张默小 2016-12-24 20:09 0 881
[PADS] pads pcb一条线布一半时点完成就会自动布线 pads PCB 自动布线 nb533 2016-12-23 21:30 1 1817
[Quartus] quartus 9分频问题 ST ic adados 2016-12-23 21:28 2 1016