今日: 1|主题: 14252|帖子: 104487 收藏 (180)
[modelsim] 自适应算法仿真输入信号(含正负小数)的设计
2016-3-10 09:39 0 679
[转贴] 献给电子类的大学生---一点心得(转载) digest agree  ...2345
2016-3-9 18:48 91 15007
[FPGA] Xilinx FPGA入门连载56:FPGA片内异步FIFO实例之FIFO配置 attach_img
2016-3-9 10:12 0 878
[FPGA] 求大家给些建议!FPGA选择哪个方向比较有前途呢?
2016-3-8 10:11 3 1339
关于alteraFPGA芯片的JTAG口原理图问题 新人帖 attach_img
2016-3-7 21:20 2 2219
[FPGA] Xilinx FPGA入门连载55:FPGA 片内异步FIFO实例之功能概述 attach_img
2016-3-7 09:53 0 917
请教Cyclone_III JTAG EPCS16 问题 attach_img
2016-3-5 15:35 11 7069
FPGA中为何多用异步复位?
2016-3-4 22:27 18 4367
FPGA的ODDR输出引脚问题
2016-3-4 21:01 2 2035
[FPGA] 请问大神们,有没有JSR26C31W和JSR26C32W的数据手册啊?
2016-3-4 14:34 1 1090
[FPGA] Xilinx FPGA入门连载54:FPGA 片内FIFO实例之chipscope在线调试 attach_img
2016-3-4 12:26 0 756
怎样通过quartusII配置IO的边沿变化率 attach_img
2016-3-3 11:43 0 685
Xilinx FPGA入门连载53:FPGA片内FIFO实例之功能仿真 attach_img
2016-3-2 11:52 0 807
[CPLD] CPLD开发安装软件的问题 attach_img
2016-3-1 14:06 5 1069
[FPGA] Xilinx FPGA入门连载52:FPGA片内FIFO实例之FIFO配置 attach_img
2016-2-29 13:00 0 889
[FPGA] 求教详细的快时钟与慢时钟同步的方法。 新人帖
2016-2-28 22:19 1 1193
[FPGA] 求教DCM(PLL)级联使用时,复位如何处理?
2016-2-27 23:53 0 1116
[FPGA] quartusii attach_img
2016-2-27 23:46 5 1010
SDRAM控制器疑问
2016-2-27 23:45 4 1120
[FPGA] 有没有I/O驱动能力达到100mA或以上的FPGA或者CPLD
2016-2-26 19:17 12 3379
[FPGA] TCL console窗口命令行
2016-2-26 12:00 0 2313
[FPGA] Xilinx FPGA入门连载51:FPGA片内FIFO实例之功能概述 attach_img
2016-2-26 09:59 0 751
如何在Vivado HLS设计中定义AXI4接口 digest agree
2016-2-25 16:18 5 4057
[FPGA] 想找一个串口转VGA信号的板子,有谁知道吗,谢谢。。。。。 新人帖
2016-2-24 22:56 2 786
[FPGA] xilinx fpga的硬件开发设计——电容和电阻的阻值如何确定的? 新人帖
2016-2-24 22:53 1 833
[FPGA] 新人求FPGA开发板推荐
2016-2-24 22:50 3 1148
[FPGA] [求助]Spartan-6可以通过JTAG识别,但是却下载不了程序!!! attach_img
2016-2-24 22:46 3 3487
[FPGA] CycloneIV控制DDR2的最大时钟频率是多少?
2016-2-24 22:40 5 4165
[FPGA] FPGA模块,请大家评价一下如何!
2016-2-24 22:01 0 1235
好东西分享出来
2016-2-24 21:28 2 783
[FPGA] FPGA画面拼接方案 attach_img
2016-2-24 10:42 12 3100
[FPGA] 明德扬点拨·FPGA知识大串讲
2016-2-23 12:05 0 717
[FPGA] 带我走进FPGA的第一块开发板 新人帖 attach_img
2016-2-20 16:55 2 1273
[FPGA] ickey海外购 BeMicro MAX10 评估板---正在漂洋过海 新人帖 attach_img
2016-2-20 16:46 1 1435
[FPGA] altera的DDR2 HPCII有效数据带宽是多少?
2016-2-19 17:48 2 1806
[FPGA] 时钟驱动下的输出信号的偏移约束 新人帖
2016-2-17 15:27 1 868
[FPGA] 明德扬资料大赠送----笔试面试必看FPGA视频
2016-2-17 14:41 0 678
国产FPGA崛起-京微雅阁
2016-2-16 15:55 3 1398
求CY7C68013A开发上位机软件CySuiteUSB_3_4_4_B184.exe
2016-2-16 09:45 1 3039
[FPGA] 管脚约束问题
2016-2-15 15:17 5 1263
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则