FPGA论坛

本版专家: feihufuture, jameswangchip, yulunna

今日: 0|主题: 14374|帖子: 104884

1 ... 101 102 103 104105106 107 108 ... 360 / 360 页下一页

新窗全部主题最新精华有附件最多回复最多查看零回复更多 \| 显示置顶赏金帖


使用iCamera 测试mt9d111 200w高分辨率摄像头小结 Camera 摄像头高分辨率 shenyae86 2016-5-21 11:54 0 954
[FPGA] xilinx ise 14.7 程序下载 XILINX se des 499281736 2016-5-20 09:24 1 1694
千兆网MAC的IP的license有没有可用的哦？ license mac 千兆网 lelee007 2016-5-19 13:55 9 3463
quartus版本变更导致的程序无法使用解决办法 UART skilly47 2016-5-18 09:44 1 855
[FPGA] 求助FPGA型号 FPGA PGA 芯片 FFFFAAAATTTT 2016-5-18 09:08 0 589
DCM输出时钟下，怎么对输出信号进行偏移约束？ ...2 DCM 时钟输出信号 nongfuxu 2016-5-17 23:28 26 7462
[FPGA] 下载程序到FLASH之后显示programming failed 请问是什么原因？ flash AI codefrog_ncut 2016-5-17 20:18 0 1409
请教，如何将microblaze添加到ise工程中。 MICROBLAZE se RMS lhchen922 2016-5-17 17:35 0 863
[FPGA] 明德扬FPGA知识精华大串讲 FPGA PGA mdykj33 2016-5-16 16:02 2 1086
分享手把手教你入门--ZYNQ视频教程视频教程 zynq huchl 2016-5-16 13:28 2 4376
[FPGA] FPGA谁需要帮助 FPGA PGA feihufuture 2016-5-16 12:01 5 1060
[FPGA] DCM原语的使用问题 DCM ADM DM Sparrow033 2016-5-16 11:50 3 1347
Actel Libero软件的使用 Actel 软件 Libero 星星之火红 2016-5-13 15:08 4 4821
[FPGA] FPGA正常操作关开机N次后，某些模块失灵 FPGA 时钟 meng219902 2016-5-12 15:14 0 1133
[FPGA] 可用串口配置的SDRAM控制器，附实现工程、源码和仿真~~ ...2 SDRAM控制器源码仿真 mhanchen 2016-5-12 13:56 30 7764
[verilog] 模块的例化问题 length ST RS 魔人布欧 2016-5-10 14:25 2 1934
lattice machxo2的原理图封装没有找到，哪位有呀？ lattice mac handlike 2016-5-10 08:38 1 1329
[VHDL] VHDL 元件例化语句判断 VHDL 元件 control luoyicheng 2016-5-9 11:36 1 1116
[FPGA] 关于DDR3的读写操作，看看我的错误在哪？读写操作 DDR3 App neufeifatonju 2016-5-8 18:20 5 6258
[FPGA] 用chipscop 观察ddr3 mig 的输出端口问题端口 Chip ps dingning123 2016-5-8 18:10 4 2226
[FPGA] DDR3的IP核中UI一侧的时序问题时序 DDR3 ip核 machineal 2016-5-8 17:15 6 1612
有谁用过Xilinx Virtex-6的ddr3 ip 核 ip virtex-6 DDR3 themass1990 2016-5-8 17:12 13 5099
[FPGA] EtherCAT、RGMII千兆网、光纤SFP、图像算法——2016第2说光纤千兆网 EtherCAT feihufuture 2016-5-7 00:13 5 1560
[FPGA] 工作FPGA无关，空余时间比较多，想自学FPGA,以后有机会从..... FPGA HDL VHDL 九龙城 2016-5-6 22:48 5 1355
[verilog] 调试出错啦调试 se ST 魔人布欧 2016-5-6 13:46 2 923
[verilog] 怎样利用RAM里的数据去做其他的运算 npu ST 魔人布欧 2016-5-6 13:42 2 1905
[FPGA] RapidIO的phy_link_reset问题 RapidIO Reset pengchengfei 2016-5-4 10:29 2 1878
[FPGA] NIOS编程控制CY7C68013A通信 NIOS CY7C68013A 通信 electronictech 2016-5-4 10:27 0 870
[FPGA] 基于iCamera测试高清摄像头SIV100B(替代ov7670)小结 Camera 摄像头 OV7670 shenyae86 2016-5-4 08:49 1 1271
[FPGA] 基于FPGA+USB2.0的图像采集系统测试小结-mt9m001 图像采集系统 FPGA USB2.0 shenyae86 2016-5-3 23:59 0 939
[FPGA] 在用vivado时总被提示综合失败，原因也没提示，提示如图 Vivado vi AD gjy123119 2016-5-3 21:04 0 3280
[FPGA] 利用EDK设计的一些疑问编写 print ov machairodus 2016-4-29 20:23 0 736
[FPGA] Xilinx FPGA入门连载75：波形发生器之板级调试 FPGA XILINX 波形发生器 rousong1989 2016-4-27 18:10 0 834
[Quartus] 求助关于QuartusⅡ仿真基带码发生器的问题基带码发生器仿真 qqdxx0614 2016-4-26 23:03 1 1870
[verilog] modelsim仿真出现# Error loading design提示 Design 仿真 modelsim 这就非常尴尬了 2016-4-26 11:57 3 6145
[Quartus] 求助：Nios 程序下载报错：Error code：8...... code NIOS flash Like_MCU 2016-4-25 19:25 0 2530
[FPGA] Xilinx FPGA连载74：波形发生器之IP核CORDIC（正弦波）功能.. 波形发生器正弦波 rousong1989 2016-4-25 08:15 0 1259
[FPGA] Xilinx FPGA入门连载73：波形发生器之IP核CORDIC（正弦波）配置波形发生器 FPGA rousong1989 2016-4-24 18:18 0 1275
[FPGA] FPGA FFT核的仿真与Matlab仿真结果差异很大 fft FPGA MATLAB仿真 whiteLi 2016-4-21 20:31 1 1783
[modelsim] modelsim新建文件和打开verilog文件报错 modelsim verilog AC shcshc1234 2016-4-21 18:03 3 1633