今日: 6|主题: 14266|帖子: 104568 收藏 (180)
求购HDMI转SDI现成方案
2014-5-15 15:17 5 2408
[FPGA] 如何实现8倍频 attach_img
2014-5-15 13:27 7 2272
VHDL转verilogHDL
2014-5-14 18:08 6 1827
FPGA工程师,上海项目合作,兼职
2014-5-14 13:20 0 1675
[FPGA] 多周期约束问题求解 attach_img
2014-5-14 08:42 0 1246
[Quartus] Error: Current license file does not support解决方案
2014-5-13 22:30 2 5532
驱动LCD图像异常
2014-5-13 19:06 3 950
[Quartus] quartus 11.0 sp1 crack **
2014-5-13 16:18 0 1703
基于赛灵思Virtex FPGA的数字电视信号发生器的设计与实现
2014-5-13 15:50 3 1797
[FPGA] 有关于FPGA外接扬声器的问题
2014-5-13 15:47 2 1198
[FPGA] SP605调试SFP代码,在MAP时过到ERROR:Place:1111 attach_img
2014-5-13 14:01 8 5201
[FPGA] 不同母板间通信
2014-5-11 22:11 4 1603
FPGA+DP83640
2014-5-11 17:18 5 2486
[FPGA] FPGA/IC设计综合讨论
2014-5-11 17:16 2 1364
[FPGA] Xilinx助力武汉迈信电气成功推出PowerLink主站
2014-5-11 17:12 1 1548
QUARTUS设计问题
2014-5-11 17:10 1 1171
[FPGA] 基于nios2的FPGA远程系统更新
2014-5-11 17:07 3 1357
[FPGA] 基于FPGA的数字示波器 attach_img
2014-5-11 17:06 10 3161
fpga ddr2 初始化异常
2014-5-11 16:56 3 1868
[FPGA] 组合逻辑与时序逻辑电路
2014-5-9 17:00 4 2786
怎么测定它的误码率
2014-5-8 22:10 3 1338
voerilog 用处疑问
2014-5-8 08:18 4 1104
Verilog always语句
2014-5-7 20:10 1 1154
[FPGA] 视频解码芯片解码问题 attach_img
2014-5-7 18:02 3 1593
[verilog] Process will terminate 求解决 attach_img
2014-5-7 15:19 1 2506
[FPGA] 最近使用xilinx编程遇到一些问题,希望大家能够给一些建议
2014-5-7 14:59 2 1198
请教大家,cylone4的芯片最高可以倍频到多少频率?
2014-5-7 12:42 11 11674
Verilog 语句执行顺序
2014-5-7 10:49 6 1652
Verilog 位宽
2014-5-7 10:22 4 2580
[FPGA] FPGA的JTAG配置问题 attach_img
2014-5-6 22:56 0 1863
[FPGA] cyclone II 的开发板 SDRAM VHDL
2014-5-6 21:37 0 1189
[FPGA] MapleKing1990——至芯科技FPGA开发板学习心得
2014-5-6 10:50 0 1806
FPGA/CPLD的区别...
2014-5-6 08:03 16 5338
没有uart模块的疑问
2014-5-5 23:48 2 1066
求助FPGA能否直接输出LVDS信号?
2014-5-5 23:08 9 1839
[modelsim] 求助:modelsim 每次quartus编译后仿真就得关闭modelsim重新打开才能仿真
2014-5-5 19:28 0 1549
Modelsim 仿真波形单位调整
2014-5-5 17:28 0 1543
国内做Artix-7开发板有哪些
2014-5-5 15:49 1 1762
[FPGA] 求助:利用quartus设置上拉电阻
2014-5-5 08:55 1 1506
[FPGA] Map时报出 的错误
2014-5-4 22:19 1 1306
下一页 »
快速发帖
还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则